Цифровой интегрирующий вольтметр

ОП ИСА"НИВИЗОБРЕТЕНИЯК АВТРСКОМУ СВИДВ 3 ВЛЬОВУ Сеаз Севфтекии Сециавиетицееки Республик1) Дополнительно авт. свид-ву Заявлено 05.01.72 (21) 1734755/18-10 51) М. Кл.С т 19/26 Н 031 13/20 киприсоединением за осудврственныи комитетСаввтв Министров СССРао делам изобретенийн открытий(45 Дата опубликования описания 12.03.76 621.317.7(72) Авторы изобретени Блинков, Е. Л. 3 омтев, В. М. Тихо и В, М. ляндин 71) Заявител ензенский политехнический институ ЦИФРОВОЙ ИНТЕГРИРУЮЩИЙ ВОЛЬТМЕТР 2 Изобретение относится к области электроизмерительной техники,Известны интегрирующие цифровые вольтметры, содержащие сумматор измеряемогои компенсирующего напряжений, интеграторблок выделения периода помехи, распределитель, задатчики временных тактов, ключевые схемы, блок пороговых элементов,преобразователь "Код-напряжение" и логические схемы.Цель изобретения - повышение точностиизмерения ири максимально допустимойамплитуде помехи и бысчродейстьия при повышешш частоты помехи. Это достигается тем, что в предложенном устройстве к выходам задатчиков временных тактов, входы которых подключены к выходам блока выделения периода помехи, связанного через переключатель с входом прибора, подсоединены: схема И-НЕ, выход когорой связан с входом удвоения крутизн преобразования интегратора а через григгер - с входом "Разрешение запуска" блока выделения периода помехи; через схему сборки задних фронтов импульсов и триггер со счетным входом - формирователстроб-импульсов, выход которого соединенсо входом распределителя, а через схемусборки - ключевая схема, через которунвыход сумматора соединен со входом интегратора, выход которого связан с блокомпороговых элементов через усишп ель постоянного тока с дискретно изменяемымкоэффициентом усиления, входи управления О которого подключены к распределителю.На чертеже изображена структурнаясхема вольтметра.Вольтметр содержит схему 1 сброса,распределитель 2, сумматор 3, блок 4 вык деления периода помехи, задатчики 5, 6временных тактов, схему 7 И-Н 1,хаму 8сборки, триггер 9 схему 10 формиоваш 1 ястроб-импульсов, триггер 11, схему 12ИЛИ, ключевую схему 13, ингегратор, со стояиий из усилителя 14 иостоянноги ток,ключевых схем 15, 16 и равных по шчине конденсаторов С, усилитель7 постоянного тока (УТ) с дискетно изменя:мы м коэффициентом усиления, блок 1 й - И роговых элементов, схему 19 выборки3старшего сработавшего порогового элемента, шифратор 20, блок 21 запоминающихустройств (ЗУ), блок 22 цифрового отсчета, преобразователь 23"Код-напряжение",Прибор работает следующим образом. 5Под воздействием импульса "Пуск" осуществляется возврат в исходное положениетриггера 9, блока ЗУ 21, триггера 11, свыхода которого выдается сигнал "Запрет"на запуск блока 4 выделения периода помехи. Импульсом "Пуск" одновременно запускается схема 10 формирования стробимпульса, по заднему фронту которого срабатывает ключевая схема 15, разряжающая конденсатор в цепи обратной связи интегратора и устанавливаюшая распределитель 2 в положение, соответствуюшее оценкепервого разряда. Распределитель 2 устанавливает значение коэффициента усиленияУПТ 17, необходимое для оценки первого Юразряда. Срабатывает триггер 11, снимаясигнал "Запрет"с блока 4 выделения периода помехи, и сигналы с его выходов постуняют на входы задатчиков 5, 6 временныхтактов. 2Сигнал на запуск задатчика 5 временныхтактов будет выдан в момент начала положительного нолунериода сигнала помехи, ав момент начала отрицательного полупериода будет выдан сигнал на запуск зядатчи- Зкя 6 тактов, и начнется второй такт интегрирования,По заднему фронту второго временноготакта через схему 12 ИЛИ выдается сигнал,и ключевая схема 13 переходит в состояние"Выклкчено",По этому же фронту через схему 8 сборки выдается сигнал; выэывяюший повтор-ное срабатывание трип ера 9, ня его выходепоявляется сигнал, который запускает схему4010 формирования строб-импульса. В моментокончания второго такта напряжение на выходе интегратора не зависит от периодической помехи,с 45Перепись показаний блокв пороговых элементов, подключенного к выходу УПТ 17, производится строб-импульсом через схему 19 выборки старшего сработавшего порогового элемента и шифратор 20 в старший разряд блока ЗУ 21. Блок 21 через преобразователь "Код-нанряжение" включает компенсирующее напряжение, соответствуюшее коду старшего разряда. По заднему фронту строб-импульса происходит разряд емкости ак интегратора, перевод распределителя 2 на оценку следующего разряда. В свою очередь распреллитель 2 изменяет величину коэффициента усиления УПТ 17 для оценки следуюшего разряда, срабатывает триггер 11, 60 в результате чего сигнал "Запрет" с блока 4 выделения периода помехи снимается.Оценка следующих разрядов происходит аналогично. После оценки последнего разряда по заднему фронту строб-импульсапроисхо-дит включение блока 22 цифрового отсчета.В случае наводки от сети 50 гц информация о периоде помехи может быть выделена непосредственно из сети. Если частота помехи увеличивается, то возможно перекрытие тактов интегрирования. В этом случае для сохранения помехоустойчивости, крутизну интегратора на время перекрытия тактов необходимо удвоить. Для этого с выхода схемы 7 И-НЕ выдается сигнал, который переводит ключевую схему 16 в состояние "Выключено", один иэ конденсаторов С отключается, в результате чего крутизна интегратора на время перекрытия тактов удваивается. Одновременно тот же сигнал вызывает срабатывание триггера 11, и на блок 4 выделения периода помехи выдается сигнал "Запрет" на запуск, который снимается тольке в начале следующего такта измерения, По заднему фронту задатчика временного такта через схему 8 сборки выдается сигнал, вызывающий срабатывание триггера 9. По этому же фронту сигналом с выхода схемы 7 И-НЕ ключевая схема 16 переводится в состояние "Включено", и интегоирование продолжается с первоначальной крутизной.формула изобретен ияЦифровой интегрируюший вольтметр, содержаший сумматор измеряемого и компенсирующего напряжений, интегратор, блок выделения периода помехи, распределитель, эадятчики временных тактов, ключевые схемы, блок пороговых элементов, преобразователь фКод-напряжение" и логические схемы, о т л и ч а ю ш и й с я тем, что, с целью повышения точности измерения нри максимально допустимой амплитуде помехи и быстродействия при повышении частоты помехи, в нем к выходам задатчиков временных тяктов, входы которых подключены к выходам блока выделенияпериода помехи, связанного через переключатель с входом прибора, подсоединены: схема И-НЕ, выход которой связан с входом удвоения крутизны преобразования интегратора, я через триггер - с входом фРазрешение эянускасс блока выделения периода помехи; через схему сборки задних фронтов импульсов и триггер со счетным входом - формирователь строб-импульсов,выход которого соединен со входом рас.Тираж 902 Подиисиое 1.111 Г 1 Государственного комитета Совета Министров СССР 1 редириятие Патент, Москва, Л.59, Бережковская иаб. 241 пределителя, а через схему сборки - клю-чевыя схемы, через которую выход суммагора соединен со входом интегратора, выход когорого связан с блоком пороговых Ъ Заказ АД элементов через усилигель постоянноготока с дискретно изменяемым коэффициентомусиления, входы управления которого подключены к распределителю.