Приемное устройство для аппаратуры многочастотной передачи данных

О П И С А Н И Е ( ) 489237ИЗОБРЕТЕНИЯ Союз Советских Социалистицеских Республик(22) Заявлено 02.01.74 (21) 19 5/ Кл.Н 041/04 с пр единением заявкиГосударственный комитет Совета Министров СССР ео делам иэооретений и открытий(45) Дата опубликования описания 03.02.7. И. Нахимо Автор.зобретени 71) Заявит сследовательского енинградское отделение центрального на института связи(54) ПРИЕМНОЕ УСТРОЙСТВО ДЛЯ. АППАРАТУР МНОГОЧАСТОТНОЙ ПЕРЕДАЧИ ДАННЫХ я к связи и может паратуре передачиые устройства для ап-: Изобретение относитсбыть использовано в ап ных Извес тпаратуры ногочастотнои передач данных, го чевыходы к одержащи ез эдеме декодер, т И, обь одключен единенные по ы к соответст о блока., приемные ус уемой помехо дном ходов ующим входам за Однако не обеспечоминаюшегизвестные ойств стойч ают ост я св лью изобретения является повышение помехоустойчивости.Для этого на входе импульс нарушения 15 логических условий приема" включены последовательно соединенные узел для отсчета времени и отметчик перепада напряжения, выходы которого подключены к отметчикам переднего и заднего фронтов импуль са, причем выход отметчика переднего фронта подключен к шине сброса запоминающего блока, а выход отметичика заднего фронта - к общему входу элементов ИНа чертеже приведена структурная элек-, р трическая схема устройства,Приемное устройство для аппаратуры многочастотной передачи данных содержит узлы 1 и 2 для отсчета времени контроля, логические элементы ИЛИ 3 и 4, на входы 5 и 6 которых подается импульс наруше, ния логических условий приема", управляющий триггер 7, к соответствующим точкам которого подключены отметчики 8 и 9 отрицательных фронтов импульсов, выходами подключенные к входам элемента ИЛИ 10, триггер готовности 11, выход которого подключен к выходу элемента ИЛИ 10. Выходы декодера 12, входами подключенного к соответствующим точкам двенадцатиподканалов, подключены к входам . элементов И 13. Другие входы элементов И 13 объединены между собой шиной для записи, на которую подается импульс, разрещающий запись информации в запоминающий блок приемника прямого канала,Выходы элементов И 13 связаны с входами триггеров 14, входящих в запоминаю. щий блок, Правые половины триггеров 14связаны с шиной сброса 15, Вход 16 уз-ла 17 для отсчета времени контрол язан .-: шиной, по которой подаются сигналы или невыполнении логических условий приема, Выход 18 узла 17 связан с входом о-ь тчика 19 перепада напряжения, выход которого связан с входами отмечиков 20 5 и 2переднего и заднего фронтов соответственно, Выход отметчика 20 переднего фронта связан с шиной сброса 15, а выход отметчика 21 заднего фронта связан с шиной, на которую подается импульс, 10 разрешающий запись информации в запоминающий блок приемника прямого канала,Устройство работает следующим образом,При отсутствии импульсных помех, пре рываний и других возмущений в канале связи при смене частот хотя бы в одной " из групп кратковременно не будут выполняться условия логической проверки.,При этом появится "импульс нарушения логи-, 20 ческих условий приема". Этот импульс потупает на узел 17 и через элементы ИЛИ ;3 и 4 ча узлы 1 и 2, которые окажутсяисходном состоянии.После окончания "импульса нарушения :".огических условий приема" начнется от.: - .т времени узлами 1 или 2, а также ,зло.": 17, Постоянные времени у узловн 2 одинаковы и равны Тк.пр, а у узла 3 7 примерно в два. раза меньше и рав30 няе - .я Тс з По прошествии времени Тс з изменится состояние на выходе 18 узла ; 7, Положительный перепад напряжения будет выполнен отметчиком 19, на выходе которого появится отрицательный импульс, Этот импульс поступит на входы итметчиков 20 и 21, Сначала импульсюяви сся на выходе отметчика 20 и посту- пит на шину сброса 15, что приведет к сбросу на нуль запоминающего блока приемника прямого канала. На выходе отметинка 21 импульс появится несколько позднее и разрешит запись информации через элемент И в запоминающий блок приемни ка прямого канала, По прошествии времени Тк пр изменится состояние на выходе 22 узла 1 или на выходе 23 узла 2. Это приведет к перебросу управляющего триггера 7, т. е, к фиксации знака. Перепад напряжения, появившийся на выходах управляющего триггера 7, будет выделенодним из отметчиков 8 или 9, и появившийся импульс через элемент ИЛИ 10 перебросит триггер готовности 11. Кроме того, переброс управляющего триггера 7 приведет к смене частоты, генерируемой передатчиком обратного канала. Переброс триггера 1 1 запустит в блоке управления выводным устройством (БУВУ) компонен-ты устройства, осуществляющие перезапись информации из запоминающего блока приемника прямого канала в запоминающее устройство БУВУ и вывод информации на перфоленту. По окончании вывода информации на перфоленту БУВУ вырабатывает импульс которым триггер готовности 11 будет возвращен в исходное состояние.В присутствии импульсных помех, прерываний и других возмущений в канале связи появление какого-либо возмущения в ка-, нале приводит к нарушению логических условий приема. Устройства логической проверки при этом вырабатывают "импульсы нарушения логических условий приема", Эти импульсы появляются в случайнь 1 е моменты времени и приводят все три узла отсчета времени контроля в исходное состояние. Если "импульс нарушения логических условий приема" появится после прошествия Тс з, но раньше, чем пройдет Тк пр, то в запоминающем блоке приемника прямого канала окажется записанной новая знаковая информация. После окончания фимпульса нарушения логических условий приема" вновь начнется отсчет времени, и по прошествии Тс з информация в запоминаюш. м блоке приемника будет стерта и произведена новая запись. Такой процесс может повторяться многократно до тех пор, пока при отсчете времени не будет отсчитано Тк пр . Для перезаписи в запоминающее устройство БУБУ только эта информация и будет использована. Очевидно, что полностью исключается влияние момента появ-, ления помехи на достоверность информации записанной в запоминающий блок приемника. формула изобретенияПриемное устройство для аппаратуры многочастотной передачи данных, содержащее декодер, выходы которого через элементы И, объединенные по одному из входов, подключены к соответствующим входам запоминающего блока, о т л и ч а ю - ш е е с я тем, что, с целью повышения помехоустойчивости, на входе "импульс нарушения логических условий приема" вклкьчены последовательно соединенные узел для отсчета времени и отметчик перепада напряжения, выходы которо о подключены ак отметчикам переднего и заднего фронтов импульса, причем выход отметчика переднего фронта подключен к шине сброса запоминающего блока, а выход отметчика заднего фронта - к общему входу элементов И.489237 ю йдУ ва КорректорЛ,Котов Подписно аз нрад 74 осударственного комитета Совета Мнпо делам изобретений и открытий Москва, 113035, Раушская наб., 4 тров С Предприятие т, Москва, Г.59, Бережковская наб.,Составитель А,Туляк едактод.Зиньковский Техред И,Карандаш