Способ цифрового измерения девиации сопротивления

О П ИС":А Н.И Е ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(22) Заявлено 05.03.73 (21) 1887962/18-10 М, Кл. 6 01 г 27/00 кирисоединением осударстеенныи комитеСовета Министров СССРпо делам изооретениви открытий(53) ллетеньта опубликования описания 01.03,76. И, Калинина В. С. Гут еиинградский ордена им. М(54) СПОС ИЗМЕРЕНИЯ ДЕВИВЛ ЕНИЯ И ФРОВОГ СОПРО которого на вход инние напряжения от исторе с образцовым иным в масштабричем длительность ают временем, в тенапряжение инте- нуля, а в качестве используют кодироьности третьего тако из двух первых 1Способ цифрового измерения девиации сопротивления может быть применен для построения цифровых процентных омиетров, которые используются для определения разброса от номинала резисторов, выпускаемых промышленностью, а также для,построения цифровых измерителей девиации сопротивления или преобразуемых в нее неэлектрических величин.Известные цифровые измерители девиации сопротивления построены по методу двухтактного интегрирования и позволяют получить результат измерения с высокой точностью. Для этого необходимо производить преобразование в два этапа: сначала девиацию сопротивления в напряжение, а затем - напряжение в цифровой код известным методом двухтактного или трехтактного интегрирования. Это усложняет устройство измерения и увеличивает погрешность преобразования,Цель изобретения - повышение точности измерений и обеспечение возможности выбора удобного масштаба преобразования с учетом определения знака девиации сопротивления.Это достигается тем, что по предлагаемому способу длительность второго такта выбирают равной длительности первого такта и дополнительно вводят третий такт интегрирования, в течение тегратора подают ладе упомянутого тока на рез сопротивлением, уменьше5 ный коэффициент раз, п третьего такта ограничив чение которого выходное гратора уменьшается до результата измерения ванное отношение длител та к длительности одног тактов. На фиг. 1 показана схема устройства дляосуществления способа; на фиг. 2 изображены временные диаграммы, иллюстрирующие процессы, происходящие при трехтактном интегрировании.Резисторы 1, 2, 3 или 4 подключаются кстабилизатору 5 тока переключателем 6. Ре зисторы 1 и 3 через резисторы 7 и 8 подсоединяются также к инвертирующему входу операционного усилителя 9, к неинвертирующему входу которого подключаются резисторы 2 и 4 через резисторы 10 и 11. Дифферен циальный интегратор 12 построен на основедвухвходового операционного усилителя 9, конденсаторов 13 и 14 и резисторов 7, 8, 10 и 11. К выходу интегратора подключен нуль- орган 15, выходной сигнал которого постузо пает в блок 16, управляющий переключате 47905410 7 О - 1 ст 1пг 15 1 о = ТстРо,3лем 6, ключом 17 и счетчиком 18. Через ключ 17 поступают импульсы опорной частоты 1 вырабатываемые в генераторе 19 импульсов, в счет и:к 18, выход которого сгязап с блоком 16 управления. Измерительный цикл состоит из трех тактов и задается управляющими импульсами, которые вырабатываются в блоке управления прибора. В момент 1, сбрасываются показания счетчика и на гинается его заполнение импульсами опорной частоты ,. В этот же момент 1, начинается первый такт Т, = Т, интегрирования, в течение которого резистор 1 подключается к стабилизатору тока переключателем 6 (положение а). На сопротивлении Я, образуется падение напряженияУ= 1 сто,. = 1 Ро+М т),где 1 - ток стабилизатора 5;Я =ВО-И, - сопротивление резистора 1; +ЛЯ, - измеряемая девиация сопротивления Я ., и происходит интегрирование напряжения У , подведенного к инвертирующему входу операционного усилителя. В момент- (конец первого такта интегрирования) преобразуется напряжение на выходе интегратора.т1 ст ФО -л )где т=ЯС - постоянная времени цепи обратной связи интегратора;Т, - первый такт интегрирования,который определяется первым переполнением счетчика.Счетчик устанавливается в исходное нулевое состояние в процессе его переполнения импульсами опорной частоты о. При этом с блока управления поступает команда, выделяющая окончание первого такта интегрирования. В этот же момент 1 г начинается второй такт интегрирования Тп = То, в течение которого резистор 2 подключается к стабилизатору тока (положение б переключателя 6), На этом резисторе образуется падение напряжения где Ло - сопротивление образцового резистора 2.Это напряжение интегрируется в противоположном направлении, так как оно подается на неинвертирующий вход интегрирующего усилителя. В момент второго переполнения счетчика поступает соответствующая команда с блока управления и кончается второй такт интегрирования.В этот же момент 1, начинается третий такт интегрирования Тш = 1 в течение которого резисторы 3 или 4 подключаются к стабилизатору тока (положение в или г пе. 20 25 зо 35 40 45 50 55 бО 65 4рек.;почателя 6), Это зависит от знака девиации сопротивления, который определяется олоком управления приоора: минус в случае, если выходное напряжение интегратора переходит через нуль до второго переполнения счетчика, т, е. до момента 1 и плюс, если выходное напряжение интегратора достигает нуля после момента 1, В случае отрицательного знака девиации сопротивления из блока управления команда, фиксирующая конец измерения, не поступает до момента 1,.На резисторах 3 или 4 образуется падение напряжения гдеЛо- сопротивление любого изпгрезисторов 3 или 4. Это напряжение интегрируется в том же или в противоположном направлении интегрирования Уо в зависимости от знака девиации сопротивления. Кроме того, интегрнрование в этом такте происходит с наклоном, в пг раз меньшим, чем в предыдущих тактах, что увеличивает чувствительность преобразования в т раз. Как только выходное напряжение интегратора достигает нуля, вырабатывается стоп-импульс, определяющий конец третьего такта (момент 1 з) и закрывается ключ 17,Относительная измеряемая девиация сопротивления линейно связана с относительным показанием счетчика, которое не зависит от постоянной времени т ЯС-цепи интегратора и не зависит от тока стабилизатора 1 стПри известном отношении преобразования неэлектрических величин в сопротивление, выбирая т, можно получить показание счетчика, выражающее результат измерения непосредственно в единицах измеряемой величины. При этом чувствительность измерения определяется емкостью счетчика. Входящий в схему стабилизатор тока реализуется по простой схеме, так как его нестабильность не вносит погрешности в результат измерения. Предмет изобретения Способ цифрового измерения девиации сопротивления, основанный на интегрировании в течение первого такта падения напряжения от некоторого тока на резисторе, девиацию сопротивления которого необходимо измерить, и в течение второго такта - падения напряжения от того же тока на резисторе с образцовым сопротивлением, атличаюигийся тем, что, с целью повышения точности измерений и обеспечения возможности выбора удобного масштаба преобразования с учетом определения знака девиации сопротивления, длительность второго такта выбирают равной длительности первого такта и дополнительно вводят третий такт интегрирования, в течение которого на вход интегратора по479054 ИмпульсыудраРлеюоя Выл однтеграт г 2 ставитель В. Скоробогатоехред 3. Тараненко корректор Т. Гревцова дактор Т. Рыбало ПСССР Тираж 902комитета Совета Минисретений и открытий5, Раушская наб., д. 4/5 Заказ 76 ное ОТ, Загорский фнлиа дают падение напряжения от упомянутого тока на резисторе с образцовым сопротивлением, уменьшенным в масштабный коэффициент раз, причем длительность третьего такта ограничивают временем, в течение котороИзд,1653 ИПИ Государственног по делам и 113035, Москва, Жго выходное напряжение интегратора уменьшается до нуля, а в качестве результата измерения используют кодированное отношение длительности третьего такта к длительности Ь одного из двух первых тактов.