Устройство для контроля аналоговых вычислительных машин

ш 1 4748 5 Союз Саветских Социалистических Республик(51) М, Кл,7 02 исоединением заяв 23) ПриоритеОпубликовано Гасударственный камитет Совета Министров СССР по делам изобретений 3) УДК 681,33(088,8 6,75. Бюллетень Ле 23 Дата опубликования опис 06,11. ткрыт 72) Авторы изобретения) Заявитель 4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АНА ВЫЧИСЛИТЕЛЬНЫХ МАШИН ВЫХ льным и мо- истем Изобретение относится к вычислите устройствам систем судовой автоматики жет быть использовано при создании с автоматического управления.Известно устройство для контроля аналоговых вычислительных машин, содержащее блок задания начальных условий, решающий блок, контрольные интегратор и сумматор. Контроль осуществляется по методу введения избыточной переменной, поэтому начальные условия контрольных интеграторов формируются вручную как линейные комбинации начальных условий интеграторов решающей части.Однако с помощью такого устройства невозможно непрерывно контролировать решающую часть, работающую в режиме периодизации и содержащую мнохкительные блоки.С целью расширения функциональных возможностей предложенное устройство содержит дополнительный множительный блок и два дополнительных сумматора, вход первого дополнительного сумматора соединен с блоком задания начальных условий, а выход через первый вход контрольного интегратора с первым входом контрольного сумматора, группа выходов решающего блока через соединенные последовательно второй дополнительный сумматор и дополнительный множительный блок подсоединена ко второму входу коншка, Ю. Н. Ермачеико и Н. А, Травки Йтрольного интегратора, а также соединена с третьим входом контрольного интегратора и со вторым входом контрольного сумматора, а группа входов решающего блока с первым 5 входом дополнительного множительногоблока.Иа чертеже приведена блок-схема описываемого устройства.Она содержит блок 1 задания начальных 10 условий, решающий блок 2, дополнительныесумматоры 3, 4, дополнительный множительный блок 5, контрольный интегратор 6 и контрольный сумматор 7.Группа входов решающего блока представ ляет собой объединенный вход множительныхблоков, а группа выходов решающего блока - это выходы интеграторов и сумматоров.Устройство для контроля аналоговых вычислительных машин работает следующим об П разом.Блок 1, обрабатывая сигналы с датчиковкинематических параметров объекта, вырабатывает сигналы начальных условий на интеграторы решающей части, осуществляющей периодически с определенной частотой в ускоренном времени решение дифференциальных уравнений. Для контроля решающей части, производимого по методу введения избыточной переменной, используются контрольные интегратор 6 и сумматор 7, дополнительный множительный блок 5 и второй дополнительный сумматор 4, работа 1 ощис, 1 акяов ка 1, и решающая часть, в ускоренном времени с периодизацией решения, а также первый дополнительный суммато 1) 3, раоота 1 огцп 11 без периодизации в натуральном времени.Пусть контролируется работа решающей части по переменным Х,; Х,;Х, являющимся выходами интеграторов, причем входы интеграторов, формирующих переменные Х,; ХХ, где т(п, представляют сооой произведения, поступающие с выходов мнокптельпых блоков, вида:где Х 1, - сигнал, поступающий на объединенный вход множительных блоков,На второй дополнительный сумматор 4 поступают сигналы с выходов интеграторов и сумматоров решающей части, на которых формируются члены ХХ,. ХХ, и т. д., входящие в правые части уравнений (1). На выходе второго дополнительного сумматора формируется, таким образом, сигналу: "е"е + 1 у + 1 % + р р + который, поступая в виде сомножителя на вход дополнительного множительного блока 5 и, перемножаясь на нем с сигналом переменной Х 1 поступающим на второй вход дополнительного множительного блока с объединенных входов множительных блоков решающей части, образует на выходе дополнительного множительного блока сигнал, пропорциональный сумме Х+Хг Х. Этот сигнал поступает на вход контрольного интегратора, который, интегрируя сумме этого сигнала и сигналов Хь Х, поступающих с выходов интеграторов и сумматоров решающей части, вырабатывает сигнал избыточной переменной Для формирования сигнала начальных условий по переменной Х-. на ко;1 трольный интегратор, явля 1 опьегося линейной комбинацией начальных условий интегпаторов решаю 5 щей части, служит первьш дополнительныйсумматор 3, на входы которого из блока 1 поступа 1 от сигналы начальных условий интеграторов решающсп части. Контрольный сумматор 7, получая на входы сигнал избыточной 10 переменной Л, с выхода контрольного интегратора и сигналы контролируемых переменных с выходов интеграторов и сумматоров решающей части, вырабатывает сигнал рассогласования (ко 11 трольное условие)15йЛ:Х У Х,.г - 1При исправной работе решающей части поконтролируемым переменным сигнал Л равен 2. пулю. В случае наличия ошибки по любой изконтролируемых переменных появляется отклонение сигнала Л от пуля, свидетельству 1 ощее о неисправности решающей части.ОПредмет изобретенияУстройство для контроля аналоговых вычислительных машин, содержащее блок задания начальных условий, решающий блок, контрольные интегратор и сумматор, отличаю щес с я тем, что, с целью расширения функциональных возможностей, оно содержит дополнительный множительный блок и два дополнительных сумматора, вход первого дополнительного сумматора соединен с блоком зада ния начальпь 1 х условий, а выход через первыйвход контрольного интегратора с первым входом контрольного сумматора, группа выходов решающего блока через соединенные последовательно второй дополнительный сумматор и 10 дополнительный множительный блок подсоедипена ко второму входу контрольного интегратора, а также соединена с третьим входом контрольного интегратора и со вторым входом контрольного сумматора, а группа входов ре- .15 шающего блока с первым входом дополнительного множительного блока.474815Составитсоь Н. Тарасова Текред Т. Курилко Редактор А. БерКорректор Н. АукЗаказ 2687 9 Изд. М 837 Тираж 678 Подпнсиос Ц 11 ИИ 11 И Государственного комитета Совета Министров СССР по делам изобрстснш; и открытий Москва, Ж, Раугиская наб з. 4 5 Типография, пр. Сапунова, 2