Логическое полноточное запоминающее устройство

1 470861 ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Свфз Советских Социалистических Республик) 2006700/18-24 о 19,03.7 2) Заявл присоединением заявки-сударстаеииый комитет Совета Мииистраа СССР па делам изаоретений и открытийЕ, П. Балашов и Е. Е. Владимиров енинградский ордена Ленина электротехнический инсти имени В. И. Ульянова (Ленина)4) ЛОГИЧЕ ОЛНОТОЧНОЕ ЗАПОМИНАСТРОЙСТВО 25 Предложенное устроиство относится к ооласти вычислительной техники и может быть использовано для хранения и переработки дискретной информации.Известно логическое полноточное запоминающее устройство, содержащее накопитель с числовыми линейками, с элементами памяти на двух сердечниках с прямоугольной петлей гистерезиса, регистры признаков обращения и слова, разрядные вентили; разрядные элементы ИЛИ, усилители чтения, генераторы тока запрета, тока прямоугольной формы и тока пилообразной формы, управляющие и выходные вентили, разрядные элементы задержки и вентили единичного и нулевого входов.Недостатком известного устройства является сложность схемы и большое количество оборудования, что снижает информационную надежность. Кроме того, известное устройство пе позволяет реализовать полный набор логических операций, что сужает его функциональные возможности и область применения,Целью изобретения является повышение надежности работы устройства и расширение области его применения.Поставленная цель достигается тем, что устройство содержит схемы ИЛИ, входы которых подключены к соответствующим выходам регистра адреса, а выоды - через выходные вентили к выходам соответствующик усилителей сч 1 тывапия.На чертеже изображена схема устройства.Предложенное устройство содержит нако питель, выполненный па интегральных числовых ферритовык линейках 1, с шинами опроса 2, записи 3, запрета 4 и считывания 5, формирователи опроса 6, записи 7 и запрета 8, адресные 9 и разрядные 10 вентили, регист- О ры адреса 11 и числа 12, усилители считывания 13, выходные вентили 14, схемы ИЛИ 15 и 16, ши 1 ны прямой адресной переменной Х 1(1) ии цгппы цнверсной адресной ПЕРЕМЕННОИ, Х 1 Хп (1), СООтВЕтСтВУЮЩИЕ 1-му и и-му адресам, т 11 1, 4 15 16 Ц управляющие сигналы, а 2 ,2(1) - выходные переменные соответствующйе 1-му и Р-му разрядам. В исходном состоянии в регистре адреса 11 Храпитея ПЕрЕМЕННая 1 Х=11, ХЕ Хп К а ПЕрЕМЕННая Ц =у, уо уп -уп хранится в элементах памяти интегральных числовых ферритовых линеек 1 накопителя. Так как регистр адреса выполнен на триггерах, имеющих прямой и инверсный выод, то переменная 1 Х 1 представлена в виде к=1 ХХ, ХЕХЕп 1 Хп -1 1 Хп ХпВ предлагаемом устройстве используется прппцпп суперпозиция выходной переменной470861 45 сигнала э. д. с. не наведегсп и на выходе усилителя считывания сигнал также будет отсутствовать, т. с. 7 (1) = О.При х 1(1) =1, х 1(1) =-О, у(1) =О и Г 4(1) =1 или х 1 (1) = 1, х (1) =О, 1 (1) - 1 и 4(1) = 1 со ответствующий адресный вентиль 9 будет закрыт, сигнала опроса с вентиля опроса 6 в шину опроса 2 не поступит и Увв,(1) =О.При Х 1(1) = О, х(1) =1, у (1) = 1 и 14 (1) = 1 откроется формирователь опроса 6 и импульс тока опроса, поступивший на шину опроса 2, перемагнитит элемент памяти и на шине считывания появится сигнал э.д.с., который поступит на соответствующий данному разряду усилитель считывания 13, с выхода последнего снижается усиленный сигнал, т. е Ев,(1) =1. Следовательно, можно записать, что Х=х у.Аналогично выполняются и все остальные операции. 32(1) с адресными переменными х(1) и х(1) При этом логические операции над переменными х и у являются поразрядными операциями, поэтому достаточно рассмотреть реализацию операции для одного разряда информации.Обозначим через с(1+1) =ср 1 у) 1 псреключательную функцию элемента памяти интегральной числовой ферритовой линейки. Для элемента памяти представленного устройства можно записать переключательпую функ 11 н 1 о в виде 41- ) (ХЕ,чх 12) р 15 ч(ХУ,чх 2) р 5 ч(х 5 Х 4)р(у) 1 а выходную переменную можно представитьвыражением Г вы) = Г (Х 11 ЧХУ 2) 41 (у) Ч (Х 3 ЧХУ 4) р(у) чх 1 бчхЦпри ограничениях, накладываемых на управляющие сигналы Предмет изобретения 251 зч 1214 ч 135 ч 14 5 ч 17 ч 2 бч 41 б ) Логическое полноточное запоминающее устройство, содержащее накопитель, выполненный на интегральных числовых ферритовых линейках, прошитых шинаоми опроса, записи и запрета, формирователи опроса, записи и запрета, входы которых соедииены с соответствующими выходами адресных вентилей, а выходы -- соответственно с шинами опроса, записи и запрета, входы адресных вентилей соединены с соответствующими выходами регистров адреса и числа, выходные вентили и усилители считывания, отличаои 4 ееся тем, что, с целью повышения надежносгде р(1) - разрядная двоичная переменная.При различных разрешенных комбинациях управляющих сигналов предлагаемого устройства и р(1) =1 для иллюстрации его принципа действия приведена таблица функциональных возможностей, н которой представлены четыр. надцать логических операций н не включены ввиду простоты реализации константа нуль н константа единица.В качестве примера рассмотрим выпол 11 ение первой по порядку операции, приведенпой в таблице. 30 1 ЧоЛвП.П. 61 живых 121 Допустим х,(1) =О, х,(1) =1, у(1) =0 н 14(1) =1, тогда откроется соответствующий формирователь опроса 6 и импульс тока опроса поступит на соответствующую одноименную шину 2. При этом переключения элемента памяти не произойдет, на шине считывания ти работы устройства и расширения области его применения, оно содержит схемы ИЛИ, входы которых подключены к соответствую-. щим выходам регистра адреса, а выходы - через выходные вентили - к выходам соответ ствующих усилителей считывания. 55 1 2 3 4 5 6 7 8 9 10 11 12 13 14 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 о 0 0 1 1 0 1 0 0 0 о 1 о 0 1 0 1 0 0 0 0 1 0 1 0 О0 0 0 0 0 1 1 1 1 0 0 1 0 0 1 5 1 О 15 20 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 о 0 0 0 0 1 1 1 хч ху 0 х-+ у х хм у Х 1 ху ху- о у ху ху хч уПодписноСССР МОТ горский филиа Изд го 181 1 Государственного по делам из 113035, Москва, Ж