Система передачи данных с решающей связью

ОПИСАНИЕ ИЗОБРЕТЕНИЯ т 1 1-46748 Союз Советских Сощеелистических Ресоублик,1,о еоудлретеенный кемите 1 света Министров СССР 2) Приоритетта опубликования описания 17.09.7(72) Авторы изобретен А, И, Усачев и 3. М. Каневский оронежский политехнический институт71) Заявитель 54) СИСТЕМА ПЕРЕДАЧИ ДАННЫХ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ25лаобий, и 3,Опубликовано 15.04,75, Бюлл Изобретение относится к области телеграфной связи,Известна система передачи данных с решающей обратной связью, содержащая в передающем тракте последовательно соединенные 5 датчик сообщений, кодирующее устройство и матрицу передачи, а в приемном тракте - кодопреобразователь, один выход которого подключен одцовременно к первым входам узла обнаружения и регистрирующего узла, и узел 10 управления.С целью повышения помехоустойчивости в аредлагаемой системе в передающем тракте выход кодирующего устройства через блок задержки подключен ко входам сумматора по 15 модулю два, выход которого подключен ко второму входу матрицы по модулю два, а в приемном тракте - второй выход кодопреобразователя через последовательно соединенные блок задержки и сумматор по модулю 20 два - ко второму входу узла обнаружения ошибок, выход которого через дешифратор подключен к узлу управления, а выход последнего подключен ко второму входу регистрирующего узла.На чертеже приведена блок-схема пред гаемой системы.Система передачи данных с решаратной связью содержит датчик 1 со н кодирующее устройство 2, матрицу пе ч зО блок 4 задержки, сумматор 5, прямой канал 6, кодопреобразователь 7, регистрирующий узел 8, блок 9 задержки, сумматор 10, блок 11 задержки обнаружения ошибок, дешифратор 12 и узсл 13 управления.Сообщения с выхода датчика сообщений поступают на вход кодирующего устройства 2, С его выходов информационная часть кодовой комбинации поступает ца один из входов матрицы передачи 3, а избыточная часть - на вход блока 4 задержки, емкость которого - 1 избыточных частей сообщений, Поступление каждой группы избыточпых элементов вызывает продвижение информации вдоль блока 4, при этом с выходов каждой из ячеек информация. считывается и поступает в сумматор 5, где поразрядно суммируются все г избыточных групп по модулю, равному основанию применяемого кода. Результат,с выхода сумматора 5 поступает в матрицу передачи 3 и является избыточной частью соответствующей ему информационной группы.Таким образом избыточная часть каждого сообщения образуется суммированием по принццпу скользящего блока избыточных частей 1 сообщений. С выхода матрицы передачи 3 информационные и соответствующие им избыточные элементы в определенной последовательности лоступают на вход прямого капала б.С выхода прямого канала сообщения поступают в кодопреобразователь 7, который разделяет принятую кодовую комбинацию на информационную и избыточную части. С выхода кодопреобразователя информационные элементы поступают в блок 11 обнаружения ошибок и в регистрирующий узел 8, где запоминаются, и через определенное для данной системы время при неполучении на них знака стирания выдаются получателю, Избыточные элементы аналогично с передающей стороны поступают в блок 9 задержки, суммируются поразрядно с избыточными элементами 1 - 1 ранее принятых сообщений, а результат с выхода сумматора 10 поступает на второй вход блока 11 обнаружения ошибок.Импульсы ошибок с выхода блока 11 обнаружения ошибок поступают на вход дешифратора 12, где в соответствии с их количеством и взаимным группированием формируется команда на переспрос или на исправление сообщения. В первом случае в узле 13 управления формируется и посылается по обратному каналу 14 сигнал переспроса, а также сигнал стирания переопрашиваемого сообщения в регистрирующем узле 8, во втором - только сигнал на исправление сообщения.Дешифратор 12 работает таким образом, что при таком построении системы различным по характеру искажениям (только в информационной части комбинации, только в избыточной, в информационной и в избыточной частях одновременно, а также различным их комбинациям в интервале 1 сообщений, считая от первого искажения) соответствуют различные по структуре группы импульсов ошибок в одноименных разрядах кодовых комбинаций с выхода блока 11 обнаружения ошибок, что позволяет с высокой точностью селектировать и исправлять ошибки (независимо от их количества) в избыточных частях комбинаций, в результате чего значительно возрастает способность системы к обнаружению и исправлению ошибок (по сравнению с обнаруживающей и исправляющей способностью применяемого кода), а, следовательно, и помехоустойчивость системы в целом.Собственно обнаружение и исправление ошибок в системе осуществляется в два этапа.Первоначально в результате поразрядного анализа комбинаций в интервале блока длиной 1 сообщения исправляются ошибки в избыточных элементах комбинаций, затем с учетом проведенной коррекции исправляются ошибки внутри кодовых комбинаций и соот ветствии с правилами кодирования.Выдача информации получателю с выходарегистрирующего узла 8 осуществляется с задержкой на 1 - 1 сообщений при условии необнаружения в них ошибки, при этом оста точная вероятность искажения принятого сообщения в системе значительно меньше вероятности необнаруженной ошибки применяемого корректирующего кода, Для кодов умеренной длины и вероятности искажения на эле мент Р, 1 остаточная вероятность искажениявыданного получателю сообщения определяется приближенным выражением-Рост.исх - Рн о к Ризб (1 Ринф)20 где Р,- вероятность необнаружения ошибки кодом;Р 36) Рнф вероятности искажений соответственно избыточной и информационной частей сообщения, приводящих 25 к необнаруживаемой ошибке;1 - шаг сложения. Предмет изобретенияЗ 0 Система передачи данных с решающей обратной связью, содержащая в передающем тракте последовательно соединенные датчик сообщений, кодирующее устройство и матрицу передачи, а в приемном тракте - кодопреоб разователь, один выход которого подключенодновременно к первым входам узла обнаружения и регистрирующего узла, и узел управления, отличающаяся тем, что, с целью повышения помехоустойчивости, в передающем 40 тракте выход кодирующего устройства черезблок задержки подключен ко входам сумматора по модулю два, выход которого подключен ко второму входу матрицы по модулю два, а в приемном тракте - второй выход кодопреоб разователя через последовательно соединенные блок задержки и сумматор по модулю два - ко второму входу узла обнаружения ошибок, выход которого через дешифратор подключен к узлу управления, а выход послед него подключен ко второму входу регистрирующего узла,оставитель Н, Герасим Редактор Т. Янова Техред Т, Миронова Корректор А. Степанова ПодписиСССР аз 2272/1 ЦИзд. суда ИПИ Мо пография, пр, Сапунова, 2 Иц 1578 твенного к елам изоб а, Ж, Р Тираж 740митета Совета Министтений и открытийушская наб., д. 4/5