Синусно-косинусный кодовый преобразователь

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУр 464006 Йоаз Ооветскик Социалистических Республик(23) ПриоритетОпубликовано 15.03.75. Бюллетень1 Дат; опубликования описания 23.07.75 Совета Министров СССРпо делам изобретений 681,335(088,8)Изобретение относится к области автоматики и вычислительной техники,и может быть использовано в цифровых вычислителях, осуществляющих разложение кода на взаимно ортогональные составляющие.5Известны синусно-косинусные кодовые преобразователи, содержащие коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым,и вторым разрядами регистра, а другие входы соедине ны с выходами интерполятора, один вход которого соединен с младшими разрядами регистра, и сумматоры.Недостатком известных устройств является сложность синусно-косинусного шифратора,и 15 интерполятора при повышении точности преобразования.Цель изобретения - повышение точности работы преобразователя,Предлагаемое устройство отличается тем, 20 что интерполятор выполнен в виде последовательно соединенных коммутатора кода и блока умножения, подключенного через коммутатор с одним входом сумматоров, другие входы которых соединены со входами коммута тора кода и с синусным и косииусным вхо; дами интерполятора. Прямые и инверсные выходы старших разрядов регистра, начиная с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разря- ЗО дом регистра, к синусным и косинусным входам интерполятора.Блок-схема преобразователя изображена на чертеже.Преобразователь содержит п-разрядный,регистр 1 аргумента, выходы двух старших разрядов которого управляют квадрантным переключателем 2. Выход триггера третьего разряда регистра 1 управляет коммутаторами 3 - 5. На входы коммутатора 3 поступают прямой и инверсный выходы разрядов регистра 1, начиная с четвертого по й-й. Выходы коммутатора 3 соединены со входами синусного и косинусного шифраторов б и 7. Выходы шифраторов через попарно соединенные коммутаторы 4 и 5 поступают на входы сумматоров 8 и 9. Эти сумматоры входят в состав интерполятора 10. В состав интерполятора входит также коммутатор 11, управляемый генератором 12 меандра (входы этого коммутатора соединены с выходами коммутаторов 4 и 5). Выход коммутатора 11 через умножитель 13 на - ", множительное устройство 14, управляемое младшими разрядами регистра 1, и переключатель 15 соединен с сумматорами 8 и 9, Переключателем 15 управляет генератор 12. Выходы сумматоров 8 и 9 соединены с квадрантным переключателем 2, выход которого является выходом преобразователя,= созх, - Ь Преобразователь работает следующим образом.Аргумент, записанный в регистре 1, масштабирован таким образом, что значение 2 л соответствует 2" единиц дискретности о. Тогда вес единицы старшего разряда равен и, второго разряда - в , третьего , Значение2 40 и 1,кода третьего разряда регистра 1 определяют первый и второй октанты внутри квадранта аргумента, заданного значением первого и второго разрядов регистра 1, В первом октанте подключается прямой код аргумента х, находящегося внутри интервала от 0 до - , через коммутатор 3 к входам, шифра 4торов 6 и 7, вычисляющих соответствующие значения синуса и косинуса, которые через коммутаторы 4 и 5 поступают на синусные и косинусные входы интерполятора 10. Во втором октанте на входы шифраторов 6 и 7 через коммутатор 3 поступает обратный код разрядов аргумента внутри интервала от 0 до - ,4 ксоответствующий значению -- х - 6. Выхо 4ды шифраторов 6 и 7 через коммутаторы 4 и5 поступают на косинусные и синусные входыинтерполятора 10. Таким образом, на входыинтерполятора поступают значения синуса и1 Гкосинуса в интервале от до в , так как и при2 нахождении аргумента во втором октанте (диапазон от - до - ) шифраторами 6 и 74 2(йпроизводится вычисленне значений яп+х4 и соз 1 + х 1, равных соответственно величи 4нам соз( х 1 и яп( -- х 1, аргументы которых лежат в интервале 0 -- ,4Разложение в ряд Тейлора относительно точки аргумента, заданной старшими разрядами Й при использовании двух членов разложения имеет вид:(х) = (х,)+(х,)(х - х,),Для приведения в соответствие масштабов цифровых значений созх, япх и х в приведенном выражении значение аргумента должно быть умножено на - 1 так как макси 4мальное значение х=1 внутри квадранта соответствует в радианах - ):2 10 15 20 25 Зо 40 45 50 55 60 з 1 пх=- япх, + - созх,(х - х,) = з 1 пх, + Ь,2 созх= созх, -- япх,(х - х,) = 2Значение (х - х,) задается младшими (ю -- А) разрядами репистра 1. Значения япх, и созхо снимаются с выходов коммутаторов 4 и 5. Умножение на - производится умножи 2телем 13. Значения поправок Л и Ь 2, выработанные комбинационным множительным устройством 14, суммируются со значениями япхо ы созхо на сумматорах 8 и 9. Один и тот же умножитель 13 на - и множительное2устройство 14 используются для вычисления обеих поправок Ь и Ь путем поочередного подключения входа умножителя 13 к выходам коммутаторов 4 и 5 через коммутатор 11 и одновременного поочередного подключения выходов множительного устройства 14 с помощью переключателя 15 прямого выхода к сумматору 9, обратного к сумматору 8, При подключении прямого кода производится суммирование япх, и Ль при подключении обратного кода - вычитание созх, и Л 2. Управление коммутатором 11 и переключателем 15 производится генератором 12 меандра. Предмет изобретения Синусно-косинусный кодовый преобразователь, содержащий коммутаторы, шифраторы и квадрантный переключатель, один вход которого соединен с первым и вторым разрядами регистра, а другие входы соединены с выходами интерполятора, один вход которого соединен с младшими разрядами регистра, и сумматоры, отличающийся тем, что, с целью повышения точности работы преобразователя, в нем интерполятор выполнен в виде последовательно соединенных коммутатора кода и блока умножения, подключенного через коммутатор к одним входам сумматоров, другие входы которых соединены со входами коммутатора кода и с синусным и косинусным входами интерполятора, причем прямые и инверсные выходы старших разрядов регистра, начиная с четвертого, подключены через шифраторы и коммутаторы, соединенные с третьим разрядом регистра, к синусным и косинусным входам интерполятора,Подписно П ипография, пр. Сапунова, 2 Изд.1206Государственного по делам изо Москва, Ж,омитета етений и аушская Тираж 679овета Министровоткрытийаб., д. 4/5