Устройство для моделирования гибридной вычислительной системы

ОП ИСАИЗОБРЕТЕ Своз СоветскиСоциалистицескиУесаубпик К(45) Дата опубликования оп Гвсуврстеенай ееиетет Севвта Меестрев СССР ее делам иаебретеней и открытий. Харазишвили, В. И. Моржов и А. Г, Шевел Заявите Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ГИБРИДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ Изобр технике дования последовательно соединенных выходы первой аналоговой вь машины через запоминаюшие группы соединены с входами говой вычислительной машин через запоминающие ячейки соединены с входами первой числительной машины; управл запоминающих ячеек первой динены к,выходам "пуск" и аналоговой вычислительной м ляюшие входы второй группы ячеек - к выходам пуск и рой аналоговой вычислительнСтруктурная схема устрой на чертеже. интеграторов числительной чеики пе а гибри ой выч ых ана АВМ ). втор ои1, выходторой отор группы овой вывходы присоев" первой а управинающих ов" втоналог ю уппыостано ашины зап ан ой машинь ства прив на Устройство аналоговые выч первый и второ первый и второ и, соединенные торы 7 и 8, об ячейки 9 перво стройство содержит двих ячеек, состоящих етение относится к вычислительнойи может быть применено для исслевлияния временной задержки ЦВХдное решение проектируемой гибридислительной системы на универсаль 1 оговых вычислительных машинах Известны устройства, предназначенные для решения аналогичной задачи, которые содержат измеритель времени, выход которого соединен с управляющим входом первой аналоговой вычислительной машины и через блок прерывания - с ее входом "ост нов" и входом "пуск" второй аналоговой вычислительной машины, управляюший вход которой непосредственно, а вход "остановф. через второй блок прерывания соединены с выходом второго измерителя времени. Одна ко известное устройство имеет сравнительно низкую точность моделирования гибридной вь 1 числительной системы.Цель изобретения - повысить точность работы,Предлагаемое у е группы запоминающ из содержит первую и вторуюислительные машины 1,2;й измерители времени 3 и 4,й блоки прерывания 5 и 6последовательно. интеграъединенные в запоминающией группы и 10 второй груп447725 еле 3Устройство работает следуюшим образом,Перед началом решения, когда обе аналоговые вычислительные машины 1 и 2 находятся в режиме "исходное положение,: интеграторы 7 и 8 запоминающих ячеек 9 и10 находятся в режиме "слежение. Такимобразомначальные условия в виде напряжений появляются на выходах запоминающих ячеек 9 и 10, соединенных с входамиАВМ 1 и 2.Предположим, что необходимо исследо,вать влияние временной задержки ЦВМ нагибридное решение при различных значениях Т: 0,02 сек, 0,1 сек, 0,2 сек, Длятого, чтобы избежать дополнительной погрешности, связанной с тем, что время задержки ЦВМ (Т) может быть сравнимо свременем переключения релейных ключевыхсхем, управляющих работой интеграторовАВМ, вводят растянутый в пятьдесят размасштаб времени. Тогда заданные значения задержки Т соответственно равны 1 сек,, 5 сек и 10 секДля моделирования времени задержкииспользуют сигналы прерывания измерителей времени 3 и 4, следующие с частотой1 гц, 0,2 гц и 0,1 гц соответственно,При нажатии кнопки "пускАМ 1 лроисходит запуск измерителя времени 3 и начинается интегрирование аналоговой частизадачи. Одновременно с этим, сигнал пуск"АВМ 1 переводит интеграторы 7 запоминающиячеек 9 в режим нхранение", а интеграторы8 находятся в режиме "слежение" (имитация процесса аналого-цифрового преобразования). Интегрирование аналоговой частиэадачи происходит со "старыми" цифровыми входами, так как "новые" цифровыевходы будут вычислены по истечении времени Т.По истечении времени Т с измерителя,времени 3 поступает сигнал прерыванияна блок прерывания 5 для получения сигнала необходимой длительности и амплитуды(например, чувствительное реле с запоминающим конденсатором, подключенным параллельно обмотке управления), которыйпереводит АВМ 1 в режйм "остановл иодновременно АВМ 2 в режим "пуск".При этом интеграторы 7 .и 8 запоминающих ячеек 9 переводятся в режим "слежение и хранение" соответственно, аинтеграторы 7 и 8 запоминающих ячеек10 переводятся в режим "хранение" и"слежение" соответственно. По истечениивремени Т измеритель времени 4 форми 4рует аналогичный сигнал прерывания, который, проходя через блок прерывания 6переводит АВМ 2 в режим "останов", аАВМ 1 в режим "пуск". При этом интеграторы 7 и 8 запоминающих ячеек 10 переводятся в режим "слежение и "хранение",т"соответственно, а интеграторы 7 и 8 запоминающих ячеек 9 переводятся в режимхранениен и "слежениея соответственно,Таким образом, пока АВМ 2 вычисляетновые" цифровые входы в аналоговую вы,числительную машину 1, аналоговая информення лолжна была "устеретьф не времязадержки ЦВМ, что и было выполйено. Да-лее циклы повторяются до истечения задан- ,ного времени интегрирования. На выходахзапоминающих ячеек 9 и 10, моделирующиханалого-цифровые и цифре-аналоговые преобразования (количество запоминающих пар0 определяется числом каналов прямого иобратного преобразования), формируется,таким образом, задержанная во временипоследовательность уровней, равная значениям квантуемых ординат,Предмет изобретения Устройство для моделирования гибридной вычислительной системы, содержащее 30первый измеритель времени, выход которого соединен с управляющим входом первойраналоговои вычислительной машины и черезпервый блок прерывания - с ее входом"останов" и входом "пуск" второй аналоговой вычислительной машины, управляющийвход которой непосредственно, а вход "останов" через второй блок прерывания соединены с выходом второго измерителя времени, о т л и ч а ю щ е е с я тем, что, 40с целью повышения точности работы оносодержит две группы запоминающих ячеек,,состоящих из последовательно соединенныхинтеграторов, выходы первой аналоговойвычислительной машины через запоминаюшие ячейки первой группы соединены с входами второй аналоговой вычислительноймашины, выходы которой через запоминающие ячейки второй группы соединены свходами первой аналоговой вычислительноймашины; управляющие входы запоминающихячеек первой группы присоединены к выходам "пуск" и фостанов" первой аналоговой.вычислительной машины, а управляющиевходы второй группы запоминающих ячеек - .к выходам пуск и останов" второйаналоговой вычислительной машины.447725 Составитель И.ШемитоваТехред А.дементьевв корректор дактор О,К Изд. И 0 аказ одписно н Предириятие сПатент, Москва, Г, Бережковская наб., 24 ЦНИИПИ Государственного комитета по делам изобретений и Москва,33035, Раушскаираж 624 ПСовета Министров СССоткрытий .