Следящий умножитель частоты

гс-о ,т гс .т" ц;, с 4с ОЛ ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТРРСКОМУ СВИДЕТВЛЬСТВУ Союз СоветскинСоциалистическихРесублик(22) Заявлено 16 с присоединение 1) М, Кл.0 067/16 Гееуаерстееннвй квинтет Сената Мнннстрен СЕР не ленам нзееретрннй п еткрктнй) УДК 681.335 (088,8 тя опубликования описания 24.09 72) Авторы изобретения ов, А, Д, Толчинский И. Недашкавский ий ордена Ленина политехнический институтим, М. И. Калинина.которых подключ :выходам триггер Такое включение ,лейно-прон ории ножителя частНа чертеже и схема умножите Устройство содержит ключи 1, 2, вы- ходы которых соединены соответственно с суммируюшим и вычитаюшим входами реверсивнсв.о счетчика 3. Управляющие входы ключей 1, 2 соединены с выходами схем ИЛИ" 4, 5, входы которых подключены соответственно к инверсным и прямым выходам триггеров счетчика 3. Прямой выход последнего триггера счетчика 3 подюпочен также к управпяюшему входу ключа-формирователя 6, на сигнальный вход котор о подается опорное напряжение0 0 Выход ключа-формирователя 6 соединен с входом интегратора 7, выход которсе о подключен к снгыальыому входу запоминающего элемента 8, соединенного своим управляющим входом с общим входом усъройсиа и сигнальным входом ключа 1. ог в Устройство относится к электроизмеритепьной и вычислительной техыике.Известеы умножитель частоты импульсов, выполненный в виде следящей системы с релейным управлением, содержащей фазовый компаратор, интегрирующий усилитель, генератор импульсов управляемой частоты, делитель"частоты, два ключа и"разнополярные источники опорного напряжения, под ключаемые к входу интегратора в зависимости от знака разности фаз входного ситъ. нала обратной связи.Однако такой умыожитель частоты характеризуется фазовой погрешностью, обусловленной нечувствительностью устройства 1 к изменениям фазы входного сигнала в пределах 2 У и склонностью к возникновению автоколебаний.Целью изобретения является повышение точности умножителя. 20Это достигается тем, что в устройстве фазовый компаратор выполнен в виде реерсивного счетчикас ключами иа входах, причем управляющие входы этих ключей соединены с выходами схем ИЛИ, входы , йб ены к соответствующим св реверсивного счетчика.позволяет обеспечить реональный режим работы умзображеыа структурная ля частоты.Выход элемента 8 соединен с входомгенератора 9 импульсов управляемой частоты, выход которого подключен к общемувыходу устройства и через -делитель частоты 10, осуществляющий деление выходной частоты 1 на постоянное число М,соединен с сигнальным входом ключа 2.Устройство работает следующим образом.В исходном состоянии счетчик 3 обнулен. При этом на управляющий вход ключа 1 с выхода схемы ФИЛИ 4 поступаетединичный разрешающий потенциал, ключ 2закрыт нулевым потенциалом с выходасхемы "ИЛИ 5, и последний триггер счетчика 3 находится в нулевом состоянии, аследовательно, опорное напряжение О неподается на вход интегратора 7. На выходе управляемого генератора 9 формируются импульсы выходной частоты, равной,например, величинеВходные импульсы частоты 1заполняют счетчик 3, и в некоторый моментвремени последний триггер счетчика устанавливается в единичное состояние, закрывая при этом ключ 1, Интегратор 7 через ключ-формирователь 6 начуйает интегрировать опорное напряжение 0 , чтоприводит к изменению выходйой частотыуправляема о генератора 9,Поступающие на вычитаюший вход счетчика 3 импульсы обратной связи. частотыкомпенсируют изменения частотыВ установившемся режиме импульсычастот 1 и Г поступают на входы счет 6 Хчика 3 поочередно. В результате последний триггер счетчика 3 меняет свое состояние с приходом каждого импульса этихчастот, т,е, фазовый компаратор начинаетулавливать текущее изменение фазы двухимпульсных последовательностей 1 и 1ЬХ ОСа следовательно, умножитель переходит на линейный режим работы.При резком изменении входной частоты реверсивный счетчик 3 устанавливается в состояние, при котором все триггеры переходят в нулевое или единичное положение, т,е. устройство находится в релейном режиме работы, при котором генератор 9 генерирует одно из крайних значений выходфной частоты 1 пилидо выходаустройства на режим линеййсц о слежения.Для сглаживания в режиме линейногослежения флюктуацит выходного напряжения интегратора 7 используется запоминающий элемент 8, который с частотой 1 йопрашивает выход интегратора 7 и запоминает его выходное напряжение до приходаочередного импульса частоты10 Реверсивный счетчик 3 в простейшемслучае может представлять собой делительна два. Для обеспечения сглаживаниямгновенных изменений выходной частоты,обусловленных неравномерностые следова- ,И ния импульсов входной частоты при нали- .чии помех, емкость счетчика 3 можетбыть выбрана равной 4-8,20Предмет изобретенияСледящий умножитель частоты, содержащий реверсивный счетчик, ключ-формирователь, сигнальным входом соединенныйс источником опорного напряжения, а выходом подключенный через интегратор ксигнальному входу запоминающего элемента,соединенногЬ своим управляющим входомс входом устройства, выход запоминающегоэлемента подключен к входу генераторауправляемой частоты, выход которого соединен с выходом устройства и входом де. лителя частоты, о т л и ч а ю щ и й с ятем, что, с целью повышения точности, внего введены две схемы ФИЛИ" и два дополнительных ключа, сигнальный вход одного из которых соединен с входом устройсъва, а его выход подключен к суммирующему входу реверсивного счетчика, вычитаюший вход которого подключен к выходудругого дополнительного ключа, соединенного сигнальным входом с выходом делителячастотыуправлявшие входы дополнитель ных ключей соединены с выходами соотвечсствующих. схем ИЛИ, входы которыхподключены соответственно к прямым нобратным выходам реверсивного счетчика,выход старшего разряда счетчика подключен к управляющему входу ключа-формирователя.447721 ставн 1.л азинО дактор О.1 унина Те ж 624 Подпися Изд, М к едприятне Патента, Москва, Г, Бережковская наб 2 ЛИИПИ Г дарств по дел Москв М./1 евщВая корректор А.Даесова ного комитета Совета Министров СССм изобретений и открытий 113035, Раушская наб., 4