Устройство для передачи асинхронных импульсных сигналов

П И Своз Советских циалистицеских Республик 0 ЗОБРЕТЕ НИ ТОМСКОМУ СВИДИТИДЬСХ 1) Зависимое от авт, свидетельств аЗаявлено 28.08.72 (21) 1823883/2(32) ПриоритетОпубликовано 05, 10.74, Бюллетен Государственный комитет Соввта Министров СССР во делам изобретениЯ и открытий(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ АС ИМПУЛЬСНЫХ СИГНАЛОВ ННЫХ тся к технике передав, Устройство может автоматизированных ри организации кана- информации.о для передачи асинигналов, содержащее гер буферной памяти, авления, две схемы 5 10 Бель изобретения - повышение достовер ности передачи сигналов - достигается тем что в предлагаемом устройстве выход датчика импульсов дополнительно подключен к соответствуюшим входам обеих схем И" через последовательно соединенные схему "ИЛИ", управлявмую с противофазного выхода триггера буферной памяти, и дополнительный триггер, управлявмый по единичнсьму входу сигналами "подготовка считыва- ния"."9 2 функциональна На чертеже представл итыванияльныи триг к как посл а устройства.К одному из входовчерез триггер буф ем емы "И" подклюой памяти 2 дат-25 ч Изобретение относи чи импульсных сигнало быть использовано в системах управления п лов съема дискретнойИзвестно устройств хронных импульсных с датчик импульсов, триг каналы передачи и упр И чик асинхронных импульсов 3, Схема И4 подклкнена к нулевому входу триггера 2, Датчик 3 через схему ИЛИ" 5 и дополнительный триггер 6 подключен к другим входам обеих схем "И. По второму входу схема ИЛИ 5 управляется потенциалом с нулевого выхода триггера 2. Таким обра зом, будучи в исходном состоянии, триггер 2 жестко фиксирует нулевое состояние триггера 6. Бепи управляюших сигналов "Считывание" 7 и Сброс 8 подключены к соответствующим входам схем "И", цепь сигнала "Подготовка считывания - к единичному входу триггера 6, Сигнал со схемы считывания "И" 1 поступаем в канал передачи информации 10.В процессе работы с датчика 3 на схе му устройства асинхронно поступают импуасы записи с известным минимальным периодом следования. При отсутствйи сигнала "Запись", а также в момент его действия на триггер 2 сигнал "Подготовкасч 9 не может перевести .дополни те гер 6 в единичное состояние, та ед й через сборку "ИЛИ 53фиксируется в исходном состоянии или потенциалом с противофазного выхода триггера 2 или импульсом с датчика 3, Поэтому, если управляющий сигналПодготовка считывания заканчивается раньше сигнала Запись" с датчика, последующие управ ляющие сигналы - "Считывание" 7 и "Сброс"., 8 вследствие запрещающего воздействия потенциала с единичного выхода триггера 6 не выполняют своих функций. В следуюшем такте поступления управляющих им пульсов, когда в триггере 2 уже зафиксирована "единица информации, импульс "Запи ь закончился и через схему "ИЛИ" 5 запрещающее действие сигнала с триггера 2 на триггер 6 отсутствует, сигнал "Подготовка считывания переводит дополнительный триггер 6 в "единичное" состояние,По сигналу Считывание" 9 срабатывает схема "И" 1, подготовленная разрешающими потенциалами с единичных выходов триггеров 2 и 6, и по каналу связи 10 передается информационный сигнал.Следующий за импульсом "Считывание" 9 управляющий сигнал "Сброс" 8 через схемуИ" 4, подготовленную разрешающим потенциалом с единичного выхода триггера 6, переводит триггер 2 в нулевое состояние, Потенциал с нулевого выхода триггера 2, действуя через схему "ИЛИ" 5 на дополнительный триггер 6, вновь фиксирует его исходное состояние до очередной записи информации в буферную память устройст ва.В данной схеме даже в момент совпаде 5 ния задних фронтов сигналов "Запись" и"Подготовка считывания исключена вероят ,ность двойного считывайия или потери ин-формации.10Предмет изобретенияУстройство для передачи асинхронных 15 импульсных сигналов, содержащее на входе канала связи схемуИ, управляемую , сигналами считывания, к одному из входов, которой подключен датчик импульсов черезтриггер буферной памяти, к нулевому вхор)ду которого, в свою очередь, подключенавспомогательная схема "И", управляемаясигналами сброса, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности передачи сигналов, выход датчика 25 импульсов дополнительно подключен к соответствующим входам обеих схем Ичерез последовательно соединенные схему"ИЛИ", управляемую с противофазноговыхода триггера буферной памяти, и до полнительный триггер, управляемый поединичному входу сигналами "Подготовкасчитывания".446085 Составитель С,фдщТехред ьт КпРпндпщ корректорЛ у едактор Я,фондо Заказ Я дписное щ 6 Патента, Москва, Г, Бережковская .наб., 24 дприят Изд. М ЯИПИ Государственного комитпо делам изобретениМосква, 3035, Рауш а Совета Министров ССС и открытийская наб., 4