Дешифратор

.,.О П И С А Н И Е цц 430375 Союз Советских Социадистицеских РеспубликИЗОБРЕТЕН ИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(22) Заявлено 07.02.72 (21) 1745627,18-24 явки-соединением остдарственнми комитеСовета Министров СССРоо делам изобретенийи открытий) Заявитель 4) ДЕШЫфРАТО автома дназна бластн ки и п ть, поме примене в.я распознасылкой чусилительми избираателями, смяти, заде ания стот- мощ- теля- ема- ржки нта 62 задержки тельную схему 63 56, а далее па д впадения дополнит дополнительную которой сигнал п рательных схем гхода элемента 50 все входы выходн сигнал задер- жопол- ельный собира- оступавторой памяти ых схем ода элемена дополшент НЕхему 22 со0 памяти ихему 49, свходы соб С вых проходит ки и элса тельную с элемент 5 тельную с ет на все группы 23 сигнал по 28 - 47 сов зо Одновр27.Св тупает н падения. еменно н ыходе схемы 23 сов Изобретение относится к отики и вычислительной техничено для преобразования кодоИзвестен дешифратор длкоманд с последовательной поных импульсов, содержащийности, соединенный с частотньми, детекторными преобразовгпи совпадения, элементами паи НЕ.Предложенное устройствочто выход каждой схемы совгруппы соединен с входом ссхемы совпадения второй групрой связан с входом соотиетстта памяти, выход элемента памент НЕ - с входами остападения второй группы, а выхдержки - с входами дополнитов задержки и НЕ, выходыпы с входами дополнительнойния, выход последней подклюполнительцого элемента памяэлемента памяти - к входусобирательной схемы, второйсвязан с выходом дополнителзадержки, выходы схем совпгруппы элементов памяти,элемента памяти соединенысхем совпадения второй группы отличается тем, падения первой о ответствующей пы, выход котовующего элеменмяти через элельных схем совод элемента зательных элеменкоторых связасхемы совпадечен к входу доти, выход этого дополнительнойвход которой ьного элемента адения первой дополнительного с входами всех Это позволяет повысить надежносхоустойчивость и расширить областьнця устройства.На чертеже показана схема описываемого 5 тстРойстваУстройство содержит усилитель 1 мощности, частотные избиратели 2 - 6, детекторные преобразователи 7 - 11, элементы НЕ 12 - 16, схемы 17 - 21, 22, 23 - 27, 28 - 47 совпадения; собирательные схемы 48 и 49, элементы 50 - 55 памяти; элементы НЕ 56 - 61; элементы 62 и 63 задержки.При поступлении первого импульса сигнала на схему 17 совпадения, он одновременно через элемент НЕ 12 осуществляет запрет, воздействуя на схемы 18 - 21. Сигнал единица с выхода схемы 17 подается на собирательную схему 48 и выходные схемы 31, 34, 37 и 443дения появляется сигнал единица, который через элемент 51 памяти попадает на выходные схемы совпадения.Прохождение импульса аналогично.Предмет изобретенияДешифратор, содержащий усилитель мощности, выход которого соединен с входами частотных избирателей, выход каждого из которых через соответствующий детекторный преобразователь соединен с входом соответствующей схемы совпадения первой группы схем совпадений и через элемент НЕ с входами остальных схем совпадений той же группы, вы ходы всех схем совпадений первой группы соединены с входами собирательной схемы, выход последней соединен с входом элемента задержки, выход которого соединен с входами всех выходных схем совпадения, вторую группу схем совпадения, элементы памяти, НЕ, дополнительные элементы НЕ, памяти, задержки, схему совпадения, собирательную схему, от,ггсчающийся тем, что, с целью повы 4шения надежности, помехоустойчивости и расширения области применения, выход каждой схемы совпадения первой группы соединен с входом соответствующей схемы совпадения второй группы, выход которой соединен с входом соответствующего элемента памяти, выход последнего через элемент НЕ соединен с входами остальных схем совпадения второй группы, выход элемента задержки соединен с 1 О входами дополнительных элементов задержкии НЕ, выходы которых соединены с входами дополнительной схемы совпадения, выход последней соединен с входом дополнительного элемента памяти, выход которого соединен с входом дополнительной собирательной схемы, второй вход которой соединен с выходом дополнительного элемента задержки, выходы схем совпадения первой группы, элементов памяти, дополнительного элемента памяти соединены с входами соответствующих выходных схем совпадения, а выход дополнительной собирательной схемы соединен с входами всех схем совпадения второй группы,430375 Составитель В. Игиатущенко Техред А, Камышникова Корректор О. Тюрина актор И. Груз Заказ 54 ЦНИИ МОТ, Загорский цех Изд. М 1634осударственного комитета по делам изобретенийМосква, Ж, Раушска Тираск 624Совета Министровоткрытийнаб., д. 4/5 ПодписноСР