418858

418858 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски 1 т Социалистицескнх РеспубликЗависимое от авт. свидетельстваЗаявлено 25.1 Ч.1972 ( 1776979/26-9)с присоединением заявкиМ, 1 с,л, 6 061 11100 иоритетубликовано 05.11,1974, Ьюллетень9та опубликования описания 26 Х 11.1974 осудорстеенный комитет Саветв Министров СССР оо долам нзооретений и открытийАвторыизобретени А. А. Лоскутов, Г утов, 3. И. Голикова и В. Н. Бамбулеви явитель ЛЯ ЭЛЕКТРОТЕРМОТРЕНИРТЕГРАЛЬНЬ 1 Х СХЕМ РОЙС 0 20схема описываемоИзобретение относится к радиотехнике.Известны устройства для электротермотренировки интегральных схем, содержащие кодирующий блок, программирующий блок,блок управления с тестами, блок сравнения,запоминающий блок, блок индикации, инвертор и переключатель.Цель изобретения - повышение надежностиустройства.Предлагаемое устройство снабжено эквивалентами тренируемых интегральных схем иэквивалентами нагрузок, причем входы эквивалентов тренируемых интегральных схем соединены с выводами входных тестов блока управления, выходы - со входами блока срав 1пения, базовые цепи эквивалентов нагрузокчерез переключатель соединены с выходамивыходных тестов блока управления, а выходыэквивалентов нагрузок соединены со входомблока сравнения.На чертеже изображенаго устройства,Устройство содержит кодирующий блок 1,включающий счетчик и дешифратор, программирующий блок 2, блок управления 3 с тестами, инвертор 4, эквиваленты тренируемых интегральных схем 5, эквиваленты нагрузок 6,блок сравнения 7, запоминающий блок 8, блокиндикации 9.Работает устройство следующим образом. 3 С выхода программирующего блока 2, в котором имеются матрицы входных и соответствующих им выходных опорных сигналов, тестовая программа, обеспечивающая полноту проверки, через блок управления 3 подается на входы находящихся в термокамере тренируемых интегральных схем 10, выходы которых нагружены на управляемые эквиваленты нагрузок 6. В блоке сравнения 7 состояние выходов тренируемых интегральных схем сравнивается с опорными сигналами, поступающими с матриц выходных опорных сигналов программирующего блока 2.Если выходное состояние какой-либо тренируемой интегральной схемы не соответствует опорному, появляется сигнал ошибки, постпающий в запоминающий блок 8 и с него на блок индикации 9, указывающий адрес неисправной интегральной схемы.При длительной электротермотренировке с отбраковкой неисправных интегральных схем первостепенную важность приобретает быстрая, полная и автономная самопроверка устройства без нарушения режима термотренировки. Для этой цели в схему устройства введены эквиваленты 5 тренируемых интегральных схем, представляющие собой находящиеся вне термокамеры эталонные микросхемы, аналогичные тренируемым. Эти микросхемы работающие в облегченном электрическом ре-,5 10 15 20 25 30 35 40 45 жиме, выбирают в соответствии с типом трепируемых и проверяют одновременно с тренируемыми интегральными схемами и одними и теми же тестами. Это позволяет непосредственно при электротермотренировке проверять правильность функционирования кодирующего блока 1, программирующего блока 2 и блока управления 3, при правильной работе которых на табло постоянно высвечивается надпись Исправно.Тестовая программа составлена таким образом, чтобы выходы тренируемых элементов работали в режиме контактного,переключения.Для охвата остальных звеньев устройства самопроверкой используются эквиваленты нагрузок б, обеспечивающие различные нагрузки для нулевого и единичного состояний выходов тренируемых интегральных схем. Эквиваленты нагрузок выполнены на резисторах ЛЭ 1 , ЯЭп, КК 1ЕКп и работающих в ключевом режиме транзисторах Т 1 , Тп , которые сигналами с блока управления 3 переключаются синхронно с переключением выходов тренируемых интегральных схем 10. Втекающие в тренируемые интегральные схемы токи при нулевых состояниях выходов этих схем и при открытых ключах эквивалентов нагрузок 6 определяются сопротивлениями резисторов ЯК 1 ВКп и напряжением + Е, а токи, вытекающие из тренируемых интегральных схем при закрытых ключах эквивалентов нагрузок, - сопротивлениями резисторов Ю 1, КЭп.Самопроверка устройства происходит при положениях переключателя Неисправно и Исправно, когда от тренируемых интегральных схем 10 отключается питание +Е, вследствие чего сопротивление их выходов становится большим и неуправляемым. Если в положении переключателя Работа при нулевых состояниях тренируемых интегральных схем токи протекают от +Ек через резисторы РК 1, , ККп, открытые ключи на транзисторах Т 1 Тп и через открытые выходы микросхем на корпус, с которым соединены общие точки источников питания Е и Ек, создавая логические нули на входах блока сравнения 7, то в положении переключателя Неисправно токи текут через резисторы ЯЭ 1, КЭп, создавая логические единицы на входах блока сравнения 7. Когда транзисторы Т 1, Тп переходят в закрытое состояние, на входах блока сравнения появляются нулевые уровни напряжения, т. е. в положении переключателя Неисправно сигналы на входах блока сравнения, число которых равно числу тренируемых интегральных схем, инвертируются на 180, благодаря чему на всех входах блока сравнения имитируется появление неисправности, и все лампочки светового табло зажигаются, что свидетельствует об отсутствии неисправности во всей схеме пульта.В положении переключателя Исправно фаза сигнала, управляющего переключением ключей на транзисторах Т 1 Тп, переворачивается в инверторе 4 на 180, чем имитируется исправная работа тренируемых интегральных схем, При отсутствии неисправности в устройстве лампочки светового табло, указывающие адрес неисправных схем, не зажигаются.Таким образом, неисправность в схеме устройства обнаруживается при самопроверке по незажиганию лампочек светового табло в положении переключателя Неисправно и по зажиганию их в положении Исправно. Предмет изобретения Устройство для электротермотренировки интегральных схем, содержащее кодирующий блок, программирующий блок, блок управления со входными и выходными тестами, блок сравнения, запоминающий блок, блок индикации, инвертор,и переключатель, о т л и ч а ющ е е с я тем, что, с целью повышения надежности, оно снабжено эквивалентами тренируемых интегральных схем и эквивалентами нагрузок, причем входы эквивалентдр тренируемых интегральных схем соединены с выходами входных тестов блока управления, выходы - со входами блока сравнения, базовые цепи эквивалентов нагрузок через переключатель соединены с выходами выходных тестов блока управления, а выходы эквивалентов нагрузок соединены со входом блока сравнения,418858 Составитель Н. Блинкова Корректор А. Степанова Редактор Б. федотов Техред Т. Курилко Типография, пр. Сапунова, 2 Заказ 1809/5 Изд,591 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий Москва, Ж, Раушская наб., д. 4/5