Аналого-цифровой преобразователь

О и и С,И-М"Ф и зов еИЗ .,К АВТОРСКОМУ СВИДИИЗЬСТВУ Союз СоветскиМ Социалистических Реотублик(32) Приоритет -Опубликовано 15.02,74. 1628749/26-9 Государственный комитет Совета Министров СССР по делам изобретений н открытий(53) УДК 681.325(088.8) оллетень М 6 та опубликования описания 21.10,7(72) Авторы изобретени цаков и Л И, А. Бабанов, Э. Г. Баранова, С ьяно(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕ 1Известны аналого-цифровые преобразователи, содержащие сравнивающее устройство, соединенное с выходом цифра-аналогового преобразователя, регистр - реверсивный счетчик со схемами ИЛИ на суммирующем и вычитающем входах, одновибратор и блокуправления, обеспечивающий режим комбинированного преобразования с поразрядным и следящим уравноветпиванием. Такне преобразователи не обладают свойством помехозащищенн ости.В помехозащищенных аналого-цифровых преобразователях используются интегрирование входного сигнала, способ синхронного детектирования, способ выделения и суммирования инвертированной помехи. Однако все они требуют специальных прецизионных аналоговых узлов (операционных усилителей, компараторов и т. д.) и узлов,выделения периода помехи, что усложняет их реализацию и снижает скорость работы. Этот недостаток сильнее всего сказывается,в многоканальных преобразователях, предназначенных для работы,в системах, где входные сигналы различных каналов подвержены помехам, отличающимся по частоте и амплитуде.Цель изобретения - увеличение помехозащищенности аналого-цифрового преобразователя. Это достигается,введением логической схемы определения изменения знака приращения уравновешивающего сигнала, дополнительного реверсивного счетчика и схемы разрешения счета, один вход которой соединен с выходом логической схемы определения знака 5 приращения уравновешивакяцего сигнала, адва других - с выходами блока управления, с двумя входа,ми логичеокой схемы опрвделения изменения знака приращения уравновешивающего сигнала и с двумя входами схем: 10 ИЛИ. Выходы схемы разрешения счета соединены с суммирующим и вычитающим входами дополнительного реверсивного счетчика, суммирующий и вычитающий входы второго младшего разряда которого,подключены к 15 выходам блока управления и к соответствующим вторым входам схем ИЛИ, а выход старшего разряда соединен с входом блока управления.На фиг. 1 изображена блок-схема предла 2 о гаемого преобразователя; на фиг. 2 - временная диаграмма его работы.По сигналу начала преобразования, поступающему на вход 1 блока 2 управления, начинается выполнение поразрядного уравно.25 вешивания поступающего на вход 3 сравнивающего устройства 4 входного сигнала а (см.фиг. 2) с наложенной помехой б. Оно продолжается в течение длительности импульсов в. После этого от блока управления начи- ЗО нают поступать импульсы г для режима сле.дящего уравновешивания. Входной сигнал с наложенной помехой уравновешивается сигналом д, при этом уравновешивающий сигнал, соответствующий входному сигналу а, р авен уровню е. Уравновешивающий сигнал подается с выхода цифро-аналогового преобразователя 5, подключенного к регистру - реверсивному счетчику б. В режиме, слежения блок управления вырабатывает импульсы ж при увеличении ураановешивающего сигнала д или импульсы и при его уменьшении, Из этих импульсов логическая схема 7 определения изменения знака формирует импульсы к в моменты появления второго последующего кварцита одного знака, противоположного знаку предшествующего изменения уравновешивающего сигнала. По сигналу от схемы 7 схема 8 разрешает прохождение импульсов к или и в дополнительный реверсивный счетчик 9. Эти импульсы подсчитываются в течение времени л, определяемого моментами м и и появления,импульсов,последовательности к. По окончании счета в момент м блок управления вырабатывает импульсы подсчета для счетчиков б и 9, Пересчет продолжается в течение времени о, Причем, чтобы код в счетчике 9 при пересчете был уменьшен,вдвое, эти импульсы подаются во второй младший разряд, в отличие от режима подсчета, когда импульсы яс или и поступают на первый младший разряд. При переполнении счетчика 9 пересчет заканчивается и в счетчике б получается скорректированный результат преобразования, в котором исключены погрешности от помехи и который снимается с выходов 10.Если величина помехи не вызывает изменения уравновешивающего сигнала более, чем на один ивант, то преобразование заканчивается через интервал времени, равный половине периода помехи после начала преобразования. В этом случае формирование импульсов и, в течение, которых осуществляется преобразование, и формирование сигнала окончания преобразования р, выдаваемого с вы 4хода 11, осуществляется по сигналам одновибратора 12,Таким образом, данная схема обладаетпомехозащищенностью и преобразование в5 ней выполняется за время пернода помехи,,наложенной на входной сигнал. При этомдлительность преобразования автоматическиустанавливается в соответствии с частотойпомехи, если она превышает, величину кван 10 та. При амплитуде помехи, меньшей кванта,время преобразования автоматически уменьшается. Предмет изобретения 15Аналого-цифровой преобразователь, содержащий сравнивающее устройство, соединенное,с выходом цифро-аналогового преобразователя, регистр - реворсивный счетчик со 20 схемами ИЛИ,на суммирующем и вычитающем входах, одновибратор и блок управления, обеспечивающий режим комбинированного преобразования с поразрядным и следящим уравновешиванием, отличающийся тем, что, с 25 целью увеличения помехозащищенности, онсодержит логическую схему определения изменения анака дрдращения уравновешивающего сигнала, дополнительный ревврсивный счетчик и схему разрешения счета, один вход 30 которой соединен с выходом логической схе.мы определения знатока приращения уравновешивающего сигнала, а два других - с выходами блока управления, с двумя входами логической схемы определения изменения знака приращения уравновешивающего сигнала и с двумя входами схем ИЛИ, выходы схемы разрешения счета соединены с суммирующим и вычитающим,входами дополнительного реверсивного счетчика, суммирующий и вычи тающий,входы второго младшего разряда которого подключены к выходам блока управления и к соответствующим вторым входам схем ИЛИ, а выход старшего разряда соединен с входом блока управлевия.Редактор Т. Юрчикова корректор Л Орчова Заказ3733 Изд.1291 Тираж 811 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий,Москва, Ж, Раушская наб 4/5 Загорская типография