411633

4 И 633 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик Зависимое от авт. свидетельства-Кл. Н 03 с 13/20 явлено 12.7111.1971 ( 1694482/26-9) с присоединением заявки-осударстаенный комитетСовета Министров СССРпо делам изобретенийи открытий орите К 681 325(088 8 публиковано 15.1,19 ата опубликования ллстсньЛ 7,197 ан Авторыизобретения Бабанов, С. Я. Куцаков и Л. М. Лукь явите АЛОГО-ЦИФРОВОЙ ИНТЕГРИРУЮЩИ ПРЕОБРАЗОВАТЕЛЬенятся реанения это- налогоцифУ, в соотении Т изм я, цля устр известных а й изменяют и Ттак, что видно, что при зультат преобра го явления в од ровых преобраз ветствии с изме измен зовани ом из вателе ениям Изобретение относится к т разования аналоговых сигналов ц фр коды,Известны аналого-цифровые преобразователи, содержащие основной интегратор с одним ключом для подключения измеряемого напряжения и вторым ключом для подключения формируемого эталонного напряжения, соединенный со сравнивающим устройством, генератор заполняющих импульсов, блок выделения периода помехи, дополнительный интегратор с ключом для подключения эталонного напряжения, устройство управления и счет. чик результата преобразования.Известные аналого-цифровые интегрирующие преобразователи основаны на интегрировании входного напряжения У в течение периода помехи Ти последующем интегрировании опорного напряжения Удлительность которого Т пропорциональна входному напряжению,Из уравне При измерении Т, с помощью заполняющих 5 импульсов образцовой частоты , результат преобразования представляется в виде М - УКОднако в известных преобразователях ре зультат преобразования зависит от изменениячастоты , заполняющих импульсов и изменения коэффициента К, т, е. параметров дополнительного интегратора.С целью повышения точности и помехоза щищенности предлагаемый преобразовательсодержит ячейку фиксации и запоминания и дополнительный ключ, управляющий вход которого соединен с устройством управления, сигнальный вход - с выходом основного ин тегратора, а выход - со входом дополнительного интегратора; выход дополнительного интегратора соединен со вторым входом сравнивающего устройства и со входом ячейки фиксации и запоминания, управляющий вход 25 которой соединен с устройством управления,а ее выход - со входом второго ключа основного интегратора.На фиг. 1 приведена схема предлагаемогопреобразователя, а на фиг. 2 - временная 30 диаграмма его работы.Преобразователь работает следующим образом.По сигналу начала преобразования со входа 1 основной интегратор 2, дополнительный интегратор 3 и счетчик 4 результата преобра. 5 зования устанавливаются в исходное состоя ние, В момент начала периода помехи, определяемый блоком 5 выделения периода помехи, блок 6 управления включает ключ 7 для подключения измеряемого напряжения, 10 ключ 8 для подключения эталонного напряжения и ячейку 9 фиксации и запоминания, Таким образом начинается первый такт преобразования, длительность которого огоеделяется периодом помехи Т. В течение этого 15 времени ко входу интегратора 2 подключается входное напряжение а величиной Ух со входя 1 О, а ко входу интегратора 3 - эталонное напряжение в величиной Уи со входа 11. 20По окончании первого такта на выходе интегратора 2 возникает напряжение б в соответствии с выражениему = - ку твых х и25где К, - постоянная интегратора 2, Так как интегрирование напряжения Упроисходит в течение Тто действие помехи на выходное напряжение полностьо исключается. Выходное напряжение г интегратора 3 к концу пер вого такта определяется выражением-вых -- Кг в 7 и,где К, - постоянная интегратора 3. Такую же величину принимает к концу первого так же напряжение д на выходе запоминающей ячейки 9.Ключи 7 и 8, вход ячейки 9 запоминания отключаются, интегратор 3 устанавливается в исходное состояние, а дополнительный ключ 40 12 включается, т. е. начинается второй такт преобразования зс с длительностью Т,. В течение этого такта напряжение а на входе интегратора 2 равно нулю, а напряжение б на его выходе постоянно и равно 45вых -- Увых= К, Ц, ти.Это напряжение через ключ 12 прикладывается ко входу интегратора 3, вследствие чего напряжение г на его выходе к концу второго 50 такта имеет величинуц=- Кг (и) т, = к, (к, ит) т,.Напряжение на выходе запоминающей ячейки 9 остается также постоянным и равно 55По окончании второго такта ключ 12 размыкается, интегратор 2 устанавливается в исходное состояние, а клоч 13 для подклю чения формируемого эталонного напряжения замыкается, подключая ко входу интегратора 2 напряжение д с выхода ячейки 9. С этого момента начинается третий, заключительный, такт преобразования, в течение которого ин- б 5 тегратор 2 интегрирует напряжение У,запомненное ячейкой 9. При этом напряжение б на выходе интегратора 2 определяется выражениемгых - К 1 кг г ти) т;где Тх - длительность третьего такта и. Момент окончания третьего такта определяется устройством сравнения 14 по равенству ВЫХОДНОГО НЯПРЯжЕНИЯ /иих, ИНТЕГРЯТОРЯ 2 11 ЯПРЯЖЕНИ 10 Уиых СОХРЯ 1 ЯыЮЩЕМУСЯ НЯ ВЪ ходе интегратора 3 в течение третьего такта, т. е.Кг (КХхти) то - К Жггти) тхоткудаПри формировании интервала Т, и измерении Т, с помощью счетчика 4 и генератора 15 заполняющих импульсов результат преобразования Л/х, снимаемый с выхода 16 счетчика, определяется выражениемл. ж.,где У, - емкость счетчика 4.Таким образом, в предлагаемом преобразователе устраняется влияние на результат преобразования изменений частоты помехи, частоты генератора заполняющих импульсов и параметров интеграторов, т, е. повышены точность и помехозащищенность интегрирующего преобразователя.Предмет изобретенияАналого-цифровой интегрирующий преобразователь, содержащий основной интегратор с одним ключом для подключения измеряемого напряжения и вторым ключом для подключения формируемого эталонного напряжения, соединенный с сравнивающим устройством, генератор заполняющих импульсов, блок выделения периода помехи, дополнительный интегратор с ключом для подключения эталонного напряжения, устройство управления и счетчик результата преобразования, о т л ич а ю щ и й с я тем, что, с целью повышения точности и помехозащищенности, он содержит ячейки фиксации и запоминания и дополнительный ключ, управляющий вход которого соединен с устройством управления, сигнальный вход - с выходом основного интегратора, а выход - со входом дополнительного интегратора; выход дополнительного интегратора соединен со вторым входом сравнивающего устройства и со входом ячейки фиксации и запоминания, управляющий вход которого соединен с устройством управления, а ее выход - со входом второго ключа основного интегратора.аказ 1107/17Тираж 811цниипиСовета Министров ССби открытийнаб., д. 4/5 одписное ография, пр, Сапунов Изд.1188 Государственного по делам изо Москва, Ж 35,комитетаретенийРаушская