411632

с". ,Г.;оюв 4 ч ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ4 И 632 Союз Советских Социалистических РеслубликЗависимое от авт. свидетельства-Заявлено 12,7111,1971 ( 1694483/26-9)с присоединением заявки-31 1320 Государственный комите Совета Министров ССС оо делом изобретений и открытийнор итет Опубликовано 151,1974, БюллетеньДата опубликования описания 22 Х.197 К 681,325(088,8 Авторыизобретения А, Бабанов, С. Я. Куцаков и Л укьяно Заявите АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ КОМПЕНСАЦИОННОГО ИНТЕГРИРОВАНИ олняют= " ох уУ Для устранения влияния изменения Т назультат преобразования Ж в известных пре 1Изобретение относится к технике преобразования аналоговых сигналов в цифровые коды.Известны аналого-цифровые преобразователи компенсационного интегрирования, содержащие аналоговые ключи, интегратор, соединенный со сравнивающим устройством, блок управления с устройством выделения периода помехи, счетчик результирующего кода счетчик-регистр отклонения периода помехи от фиксированного интервала времени и генератор заполняющих импульсов со счетчиком пересчета последних.Аналого-цифровые преобразователи основаны на интегрировании входного напряжения У, в течение периода помехи Т и последующем интегрировании опорного напряжения У длительность которого Т,. пропорциональна входному напряжению. Уравнение преобразования имеет вид или при измерении времени количеством заполняющих импульсов единого генератора образователях изменяют период зап щих импульсов т таким образом, что У= =сопз 1 для любого Тизмеренного до начала преобразования.5 Однако в известных преобразователях привнезапном изменении периода помехи возникают значительные погрешности преобразования, так как интегрирование входного сигнала с текущим значением периода помехи ве дется в течение периода помехи, измеренногодо преобразования.С целью снижения погрешностей от изменения периода помехи предлагаемый преобразователь содержит счетчик корректирующе го кода со схемой совпадения на входе, триггер с собирательной схемой на нулевом входе, схему совпадения на входе счетчика отклонения периода помехи и собирательную схему на входе счетчика результирующего ко да, причем один из входов последней соединен с выходом счетчика корректирующего кода, один вход схемы совпадения счетчика корректирующего кода соединен с единичным входом триггера, другой ее вход подключен 25 ко входу счетчика отклонения периода помехи, входы схемы совпадения последнего соединены с генератором заполняющих импульсов и блоком управления, единичный вход триггера связан с выходом счетчика пересчета заключающих импульсов, один из входов со411632 5 10 принять 7= 7 - Ь 7,(.) получим при 55 6065 бирательной схемы триггера подключен к выходу счетчика-регистра отклонения периода помехи, а другой - к шине блока управления для установки счетчика пересчета и счетчиков результирующего и корректирующего кодов в исходное состояние.Если в функции преобразованияд О, 3 где Тф - фиксированный интервал времени,то Разложив выражение в скобках в ряд и ограничившись двумя членами последнего с по- грешностью или, измеряя временные интервалы подсчетом числа заполняющих импульсов, получим Тогда одному импульсу из Усоответствуетц УоМф ЬЛ=О или У, -11+МфЮф / при ЬМф О,т. е. каждая единица отсчета Узанижает показания на величинуЬУ=;У, - 0 = - оФф Для получения точного результата необходимо произвести коррекцию, т. е, прибавить к У, единицу через каждые/, ФфЬО ЬУ единиц заполняющих импульсов.Для этого производится измерение и запоминание ЬУ, затем по каждому импульсу Ув счетчик с емкостью Уф посылается группа импульсов ЬУ; появившийся на выходе счетчика Уф импульс коррекции направляется в счетчик У,.На чертеже приведена схема предлагаемого преобразователя,Входной сигнал У со входа 1 и эталонное напряжение У, со входа 2 с помощью ключей 3 и 4 подключаются к интегратору 5 соответственно в первом и втором тактах интегриро 15 20 25 30 35 40 45 50 вания, окончание которого определяет устройство сравнения 6. Последовательность подключений определяется блоком управления 7, который синхронизируется сигналами блока 8 выделения периода напряжения силовой сети на входе 9, В течение первого такта инте. грирования в счетчик 1 О результирующего кода с вместимостью Уф поступают заполняющие импульсы с периодом 1, вырабатываемые счетчиком 11 пересчета импульсов с периодом т от генератора 12,К концу первого такта, длительность которого равна периоду помехи Т, в счетчике 10 накапливается Уимпульсов. Снимаемый с инверсных выходов счетчика 10 код, соответствующий величине ЬУ, перед началом второго такта записывается в счетчик-регистр 13. В момент начала второго такта блок управления 7 устанавливает в нулевое состояние счетчики 10 и 11, счетчик 14 корректирующего кода, через собирательную схему 15 триггер 16 и открывает клапан 17. Счетчики 11 и 13 с вместимостью ЬУ, вырабатывают во время второго такта импульсы с периодом 1 = ЬЖ,. При этом импульс на выходе счетчика 13, работающего на вычитание, появляется на тЬУ ранее импульса счетчика 11, так как в счетчике 13 записан код ЬУ от счетчика 10, Поэтому, импульсы от счетчиков 11 и 13, поступающие на разноименные входы триггера 16, управляют последним таким образом, что связанный с ним клапан 18 открывается с приходом каждого импульса от счетчика 11 на время тЬУ.В течение этого времени на вход счетчика 14, имеющего вместимость Уф, поступает ЬУ импульсов. Благодаря этому через каждыеФфи= фЛЖзаполняющих импульсов 1 от счетчика 11 на выходе счетчика 14 появляются корректирующие импульсы, которые вместе с импульсами от счетчика 11 через собирательную схему 19 поступают в счетчик 10 для формирования кода Уснимаемого с выходов 20.Таким образом, в предлагаемом преобразователе погрешность преобразования от изменения периода помехи снижается при помощи цифровой коррекции, осуществляемой в соответствии с текущим значением периода помехи в течение данного цикла преобразования. Предмет изобретения Аналого-цифровой преобразователь компенсационного интегрирования, содержащий ключи, интегратор, соединенный со сравнивающим устройством, блок управления, счетчик результирующего кода, счетчик-регистр отклонения периода помехи от фиксированного ин тервала времени и генератор заполняющих импульсов со счетчиком пересчета последних, отл и ч а ющи й с я тем, что, с целью снижеаказ 1107/16ЦНИ Изд.1188И Государственного комите по делам изобретеии Москва, Ж.35, Раушск Тираж 811а Совета Мииисти открытийя наб., д. 4/5 ПодписноеСССР нпография, пр. Сапунова, 2 ния погрешностей от изменения периода помехи, он содержит счетчик корректирующего кода со схемой совпадения на входе, триггер с собирательной схемой на нулевом входе, схему совпадения на входе счетчика отклонения периода помехи и собирательную схему на входе счетчика результирующего кода, причем один из входов последней соединен с выходом счетчика корректирующего кода, один вход схемы совпадения счетчика корректирующего кода соединен с единичным входом триггера, другой ее вход подключен ко входу счетчцка отклонения периода помехи, входы схемы совпадения последнего соединены с генератором заполняющих импульсов и блоком управления, единичный вход триггера связан с выходом счетчика пересчета заключающих импульсов, один из входов собирательной схемы триггера подключен к выходу счетчика-регистра отклонения периода помехи, а другой - к шине блока управ ления для установки счетчика пересчета исчетчиков результирующего и корректирующего кодов в исходное состояние.