Устройство для определения знака изменения функции

( м. Заявлено ОЗ,И,1971 ( 1663574/18-2 6 15/20 рисоединением заявкиГосударственный комитетФоаота Миниотроа СССРео делам изобретенийи открытий Приоритет - Опубликовано Дата опублик"ДК 621.318.5(088.8 Х 1.1973. Бюллетень4ния описания 4.17.1974 Авторыизобрете,. Т. Сафаров и А. А, Безруков Заявит Я ОПРЕДЕЛЕНИЯ ЗННИЯ ФУНКЦИИ ТРОЙ СТВО ИЗМИзобретение относится к автоматике и вычислительной технике.Известны устройства для определения знака изменения функции, содержащие синхрочизатор, соединенный с блоком кодирования, блоком задержки, блоками анализа старшего, промежуточных,и младшего разряда, и выходные схемы НЕТ и ИЛИ.Предлагаемое устройство отличается от известных тем, что в нем разрядные выходы блока кодирования соединены с соответствующими вторыми входами блоков анализа разрядов через блок задержки, а с третьими соответствующими входами блоков анализа разрядов - непосредственно, первые выходы блоков анализа разрядов подключены к соответствующим входам одной выходной схемы ИЛИ, а вторые выходы блоков анализа разрядов соединены с соответствующими входами другой выходной схемы ИЛИ, причем дополттительный выход каждого предыдущего блока анал 1 иза разрядов связан с дополнительным входом каждого последующего блока анализа разрядов, а первые выходы выходных схем ИЛИ соединены со входами выходной схемы НЕТ, выход которой соединен с третьим нулевым выходом устройства. Кроме того, блок анализа промежуточного разряда содержит две входные и две дополнительные схемы И, четыре вентиля,схемы ИЛИ и две схемы НЕТ, причем первые входы входных схем И объединены и подключены к первому входу блока, второй и третий входы которого соединены со вторым 5 входом соответственно первой и второй входных схем И, подключенных выодами через соответствующий вентиль ко входам первой и второй дополнительных схем И, которые выходами связаны с соответствующими 10 входами первой схемы ИЛИ и первымивходами схем НЕТ, вторые входы которых объединены и подключены через втооую схему ИЛИ к четвертому входу блока, первый и второй выходы которого подключены к вы ходам соответствующих схем НЕТ, а дополнительный выход блока связан с выходом первой схемы ИЛИ. Это позволяет повысить быстродеиствие устройства и расширить его функциональные возможности.Устройство содержит синхронизатор 1, блок кодирования 2, блок задержки 8, блок анализа старшего разряда 4, блоки анализа промежуточных разрядов 5, б, блок анализа младшего разряда 7, выходную схему НЕТ 8 и выходные схемы ИЛИ 9, 10. Кроме того, блок анализа промежуточного разряда 5 содержит две входные схемы И 11, две дополнительные схемы И 12, четыре вентиля13, схемы ИЛИ 14, 15 и две схемы НЕТ Ю,С выхода блока кодирования 2 а-разрядное двоичное число поступает на входы блоков анализа разрядов 4 - 7 непосредственно и через блок задержки 3, в котором оно задерживается на один такт. В блоках 4 - 7 разряды 1-того числа сравниваются с разрядами (у - 1)-го числа. Сигналы о положительном приращении разрядов поступают на вы ход устройства через выходную схему ИЛИ 9, а сигналы об отрицательном приращении разрядов через схему ИЛИ 10, Обе эти схемы связаг:ы с запрещающими входами выходной схемы НЕТ 8, которая соединена с синхронизатором 1, откуда на ее вход поступаю 1 тактовые сигналы с частотой следования ана. лизируемых чисел. При отсутствии сигналов на выходах схем ИЛИ 9, 10, свидетельствующем о равенстве 1-того и (1 - 1)-го чисел, появляется сигнал на выходе схемы НЕТ 8.Работа всех блоков устройства синхронизируется тактовыми сигналами синхронизатора 1.Блоки анализа промежуточных разрядов 5, 6 работают следующим образом (фиг. 2).На вход одной входной схемы И 11 подаются сигналы О или 1 с выхода блока кодирования 2, а на вход другой - сигналы О или 1, задержанные блоком задержки 3. Один из вентилей 13 пропускает только сигналы О, а другие вентили - только сиг,налы 1. На выходе одной и дополнительных схем И 12 сигнал появляется в случае, если на ее входах слева присутствует О, а справа - сигнал 1, свидетельствующий о положительном приращении разряда. На выходе другой дополнительной схемы И 12 сигнал появляется в случае поступления на ее левый вход сигнала 1, а на правый - сигнала О, что свидетельствует об отрицательном приращении разряда. При других сочетаниях сигналов на входах дополнительных схем И 12 сигналы на их выходах не появляются.Сигналы с выходов дополнительных схем И 12 подаются на входы схем ИЛИ 14, 15, входящих в состав каждого блока аналчза разряда 4 - б, кроме блока анализа младшего разряда 7, С выхода схемы ИЛИ 14 сигнал поступает на запрещающие входы схем НЕТ 1 б блоков анализа младших разрядов 7 через схему ИЛИ 15, При такой связи блоков анализа разрядов 4 - 7 появле,ние сигнала положительного или отрицательного приращения на выходе блока более вы 10 15 20 25 Зо 35 40 45 50 55сокого разряда служит запретом для выдачи сигналов приращения блоков мдадших разрядов.Предмет изобретения1, Устройство для определения знака из. менения функции, содержащее синхронизатор, соединенный с первыми входами блока коди.рования, когорый вторым входом соединен со входом блока задержки, блоков анализа старшего, промежуточных и младшего разряда и выходной схемы 1-1 ЕТ, и выходные схемы ИЛИ, отличающееся тем, что, с целью повьгшения его быстродействия и расширения функциональных возможностей, разрядные выходы блока кодирования соединены с соответствующими вторыми входами блоков анализа разрядов через блок задержки, а с третьими соответствующими входами блоков анализа разрядов - непосредственно, первые выходы блоков анализа разрядов подключены к соответствующим входам одной выходной схемы ИЛИ, а вторые выходы блоков анализа разрядов соединены с соответствующими входами другой выходной схемы ИЛИ, причем дополнительный выход каждого предыдущего блока анализа разрядов связан с дополнительным входом каждого последующего блока анализа разрядов, а первые выходы выходных схем ИЛИ соединены со входами выходной схемы НЕТ, выход которой соединен с третьим выходом устройства.2. Устройство по п. 1, отличающееся тем, что блок анализа промежуточного разряда содержит две входные и две дополнительные схемы И, четыре вентиля, схемы ИЛИ и две схемы НЕТ, причем первые входы входных схем И объединены и подключены к первому входу блока, второй и третий входы которого соединены со вторым входом соответственно первой,и второй входных схем И, подключенных выходами через соответствующий вентиль ко входам первой и второй дополнительных схем И, которые выходами связаны с соответствующими входами первой схемы ИЛИ и первыми входами схем НЕТ, вторые входы которых объединеньг и подключены через вторую, схему ИЛИ к чегвертому входу блока, первый и второй выходы которого подключены к выходам соответствующих схем НЕТ, а дополнительный выход олока связан с выходом первой схемы ИЛИ.406199 фи ставитель Ю, КозлоТехред 3. Тараненко Тираж 6 1 ИИПИ Государственного комитета по делам изобретений Москва, Ж, Раушска