403093

зс.:оюзнлл ЗАТ; .: .л,КЧ".%А%бибй ио геид Ьэ4030 ЕЗ ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Республикависимое от авт. свидетельства-Заявлено 01.И 1.1971 ( 1675216/26.9) Н 041 7/02 присоединением заявки-Гаоударствениыи комитет Совета Министров СССР по делам изобретенийиоритет УДК 621.394.662.2 (088,8) Опубликовано 19.Х.1973. БюллетеньДата опубликования описания 15.111.19 открь Авторыизобретения ев, Б. П. Крысин олдатов и П. А. Триодин.К,Г 3 аявител УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ С АВТОМАТИЧЕСКИМ ВКЛЮЧЕНИЕМ ЭЛЕМЕНТОВ ПАМЯТ фАЗЪ СИНХРОИМПУЛЬСОВ4относится к области телеграф На чертеже приведена блок-схема устройства цикловой синхронизации с автоматическим включением элементов памяти фазы сш 1 хропмпульсов.Устройство содержит передающую часть 1,приемную часть 2 и блок 3 автоматического включения элементов памяти фазы сицхроцмпульсов.Передающая часть 1 устройства цикловой 10 синхронизации с автоматическим включениемэлементов памяти фазы синхроцмпульсов состоит из генератора 4 сцнхроцмпульсов и схемы ИЧИ 5, на вход 6 которой поступают сицхроимпульсы, а на вход 7 - ицформациоц ная последовательность с выхода датчикадвоичной информации, содержащая один свободный разряд в каждом цикле. С выхода 8 информационная последовательность вместе с присутствующим в каждом цикле сццхроцм.20 пульсом (ьркером) поступает в канал связи. Синхроим же в хроци двоичной ин 25 Приемная синхронизац элементов и держит бло вход 11 кот 30 вательность тельно вклюИзобретениеной связи.Известно устройство цикловой синхронизации, содержащее в передающей части генератор синхроимпульсов, выход которого подключен к первому входу схемы ИЛИ, ко второму входу которой подключен выход датчика двоичной информации, а в приемной части двоичный выход канала связи подключен ко входу блока поиска сицхроимпульсов, выход последнего подключен к последовательно соединенным блокам памяти фазы сицхроимпульсов.С целью уменьшения времени вхождения в синхронизм в предлагаемом устройстве в приемной части ко входу дополнительно введенного инерционного порогового усилителя подключен линейный выход канала связи, а выход подключен через схему И, соединенную с генератором единиц, ко входу схемы НЕ, выход которой подключен ко входам записи соответствующих дополнительно введенных ячеек памяти, а ко входам считывания которых соответственно подключены выход блока поиска синхроимпульсов, выходы первого и второго блоков памяти фазы синхроимпульсов, а выход третьего блока памяти фазы сццхроимпульсов подключен к одному из входов схемы ИЛИ, к трем другим входам которой подключены выходы соответствующих ячеек памяти,пульсы с выхода 9 поступ;1 от т;1 изатор передающей части датчика формации.часть 2 устройства цикловой иц с 1 Втоматцческцм Включеццез 1 амятц фазы спцхроимпульсов сок 10 поиска сццхроимпульсов, ца орого поступает двоичная последоцз канала связи, ц последовачеццые блоки 12, 13 и 14 памятцб 0 фзы Г(хро м уг(ьсо(, 1) Г Ос вЛхо, ( ,) блок( О опск с(хро(:пу.(ь(о е с выходов 16, 17 и 18 блоков 12, 13 и 14 с(х(а- ются синхроимпульсы, достоверность фазы которых повышается с ростом номера элсмепга памяти.Блок 3 автоматического вкгночения элементов памяти фазы синхроимпульсов содержит инерционный пороговый усилитель 19, па симметричный вход 20 которого поступает линейный информационный сигнал например, в виде токовых посылок определенного уровня и полярности), генератор 21 единиц, схему И 22, на вход 23 которой при наличии линейного сигнала подается постоянное напряжение, вырабатываемое инерционным пороговым усилителем 19, а па вход 24 - импульсы от генератора 21 едпниц, следующие с тактовой частотой.Кроме того, блок 3 содержит схему НЕ 25, инвертирующую двоичный сигнал с выхода 26, схему И 22, ячейки памяти 27, 28 и 29, запись единиц на которые производится при отсутствии линейного сигнала или при его пропадании на время, превышающее 0,3 - 0,5 сек, определяемое постоянной времени усилителя 19, а считывание осуществляется в процессе вхождения в синхропизм первыми импульсами соответственно с выхода 15 блока 10 поиска спнхроимпульсов и выходов 16 и 17 блоков 12, 13 памяти фазы синхроимпульсов; схему ИЛИ 30, объединяющую импульсные сигналы, считываемые с ячеек памяти 27, 28 и 29 и с выхода 18 последнего блока 14 памяти фазы синхроимпульсов, с выхода 31 которой синхроимпульс поступает в приемный хронизатор оконечного устройства.Устройство цикловой синхронизации с автоматическим включением элементов памяти фазы синхропмпульсов работает следующим образом.Генератор 4 синхроимпульсов передающей части 2 устройства вырабатывает синхроимпульсы, следующие с частотой новторенпя циклов, Эти импульсы поступают на вход 6 схемы ИЛИ 5, па вход 7 которой подается информациош(ая двоичная последовательность с одним свободным разрядом. В схеме ИЛИ 5 синхроимпульсы заполняют этот разряд. С выхода 8 информационная последовательность, разделенная синхроимпульсом на циклы, поступает в канал связи.С выхода 9 генератора 4 синхронмпульсов синхроимпульсы поступают в передающую часть источника двоичной информации,Двоичная последовательность пз ка(ала связи поступает на вход 11 блока 10 поиска синхроимпульсов. Путем многократного логического ум(ожения символов одного и того же разряда последовательно поступаю(цих из канала связи циклов, блоком 10 поиска синхроимпульсов выделяется импульс (сипхроимпульс). С целью предотвращения выделений спнхроимпульсов с ложной фазой импульсы с блока О проходят через ряд последи(дт(л,о 10 15 20 25 30 35 40 45 50 сосд(псных бг(ок(в 12,311 па мйГ фазы Гн(х)о ( Пучго. Им(уг(ьс ( ( (п(ходе к(ждо. Го такоГо блок Г(ям 5 ГГ имеет месГо только в том случае, если он два раза подряд поступает на его вход с одинаковой фазой.На вход 20 инерционного порогового усилителя 9 поступает линейный сигнал из канала связи и при его наличии на выходе 23 возникает постоянное (отрицательное) напряжение. При этом импульсы с генератора 21 единиц, поступающие на вход 24 схемы И 22, проходят через нее и инвертируются (преобразуются в нули) схемой НЕ 25. При пропадании сигнала или значительном снижении его уровня на время, превышающее 0,3 - 0,5 сек, напряжение на выходе 23 инерционного порогового усилителя 19 отсутствует, Причем импульсы, поступающие от генератора 21 единиц, через схему И 22 не проходят, В этом случае схема НЕ 25 генерирует импульсы с тактовой частотой, которыми и осуществляется запись единиц в ячейки памяти 27, 28 и 29.При появлении информационного сигнала первый выделившийся блоком 10 импульс считывает единицу из ячейки памяти 27 и с выхода 31 схемы ИЛИ 30 осуществляет первоначальное фазирование хронизатора приемной части оконечного устройства. Г 1 оследующее выделение синхроимпульсов блоком 10 приводит к их появлению сначала на выходе 16 блока 12, затем на выходе 17 блока 13 и т. д., причем достоверность их выделения с каждого последующего выхода повышается. Этими импульсами производится последовательное (во времени) считывание единиц с ячеек памяти 24 и 25,Таким образом, фазирование хронизатора, осуществляемое с выхода 31 схемы ИЛИ 30, производится синхроимпульсами, выделенными со все более высокой достоверностью, т. е. устройство цикловой синхронизации с автоматическим включением элементов памяти фазы синхроимпульсов обеспечивает последовательное включение блоков 12, 13 и 14 памяти фазы синхроимпульсов; вхождение в синхронизм оконечной аппаратуры происходит за счет первого из достоверно выделенных синхроимпульсов, поступающих вначале с блока 10, затем с блока 12 памяти фазы синхроимпульсов, затем с блока 13 и далее до конца сеанса связи с блока 14. Предмет изобретения Устройство цикловой синхронизации с автоматическим включением элементов памяти фазы синхроимпульсов, содержащее в передающей части генератор синхронмпульсов, выход которого подключен к первому входу схемы ИЛИ, ко второму входу которой подключен выход датчика двоичной информации, а в приемной части двоичный выход капала связи подк;почеп ко входу блока поиска синх403093 чЕЦ КО К;ОДаЧ ЗаГГГГСГГ СООтВЕтСТВУЮЩИХ ДОПОЛ вите,Гьно введеГГцых ячеек памяти, а ко входам считывания которых соответственно подвыход Олока поиска сГГГГхрОГГзГ ну,Г Гэ соГЗ, ВГГхОДЫ 11 е 1 ЭВОГО ГГ ГГторого блоков нам ЯТГГфазы синхроимпульсов, а выход третьего бло- Га паГятп фазы сГГГГхроГГзГпульсов подГлГочеГГ к одГГоы пз входов схемы 1 ЛЛИ, к трем другим модам которой подключены выходы 10 соответствующих ячеек памяти. ераси мова ставнтель Текред Т. Корректоры: В, Брыскин н 3. Тарасоведактор Т. Морозов онов Заказ 472/ Изд.2047 ПодписноСССР Тирак 6(ЬСовета МинистрГ открытийнаб., д. 4,о ЦНИИПИ Государственного комитет по делам изобретений Москва, Ж, Раугпскаяипография, нр. Сапунова,: роимпульсов, выход последнего подключен и последовательно соединенным блокам памяти фазы синхроимпульсов, отличающееся тем, что, с целью уменьшения времени вхождеГГГГГГ в синхронизм, в приемной части ко входу дополнительно введенного инерционного порогового усилителя подключен линейный выход канала связи, а выход подключен через схему И, соединенную с генератором единиц, ко входу схемы НЕ, выход которой подклюГ 1 1 1 111 гв