400997

400997 ОП ИСАН И Е ИЗОБРЕТЕН ИЯ Союз СоветскикСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.Ч. Кл. Н 031 с 17/28Н 031 5/13 Заявлено 09.И 11.1971 ( 1689147/26с присоединением заявки-Приоритет Государственный комите Совета Министров СССР на делам изобретений ДК 621,374 л(088,8) Х.1973. Бюллетеньпубликова ткрыти Дата опубликования описания 6.111,197 ВПТБ Р 1 3-191 йАвторы зобретсцця Е, И. Кузьмин и В. П. Полосухи явител СТРОЙСТВО ЗАДЕРЖ можности ения длин дистац- задержки ЛС-цепи иттера одора третьэлемента; торезисторрезистору ометр дик излучеИзобретение относится к импульсной технике и может быть использовано для задержки импульсных сигналов при построении импульсных генераторов.Известное устройство задержки, содержащее времязадающую РС-цепь, входной ключевой элемент, первый каскад которого выполнен по схеме с общей базой, второй - фазоинверсного усилителя, третий - ключа на двух включенных по постоянному току последовательно транзисторах одного типа проводимости, и идентичный выходной трехкаскадный элемент, не дает возможности регулировать задержку без изменения длительности задерживаемых сигналов и не имет дистанционного управления величиной задержки,Цель изобретения - получение ворегулирования задержки без изментельности задерживаемых сигналовционного управления величинойустройства.Для этого резистор упомянутоиподсоединен к точке соединения эмного и коллектора второго транзистего каскада входного ключевогоустройство снабжено оптроном, фокоторого подключен параллельновремязадающей ЛС-цепи, а.потенцистанционного управления и источни ния оптроца включены последовательно между шинами источника питания устройства.На чертеже представлена принципиальнаяэлектрическая схема предлагаемого устройст ва задержки.Оцо содержит времязадающую ЯС-цепь, состоящую из резистора 1 и конденсатора 2, ключевой элемент 3 и выходной ключевой элемент 4.10 Ключевой элемент 3 имеет три каскада,Первый каскад выполнен на транзисторе 5 и резисторе 6 по схеме с общей базой, второй каскад выполнен на транзисторе 7 и резисторах 8 и 9 по схеме фазоипверсного усилителя, 15 а третий каскад - по схеме ключа на двухтранзисторах 10 и 11, соединенных последовательно по постоянному току. База транзистора 10 соедицепа с коллектором транзистора 7 через диод 12, анод которого соединен с коллек тором транзистора 7. База транзистора 11 соединена с эмцттером транзистора 7 непосредственно.Ключевой элемент 4 построен по схеме, аналогичной схеме ключевого элемента 3. Первый 25 каскад ключсвого элемента 4 выполнен по схеме с общей базой ца транзисторе 13 и резисторе 14, второй каскад - по схеме фазоинверсного усилителя ца транзисторе 15 и резисторах 16 и 17, третий каскад - по схеме ключа 30 на двух транзисторах 18 и 19, соединенных по3следовательно по постоянному току. База транзистора 18 соединена с коллектором транзистора 15 через диод 20, анод которого подключен к коллектору транзистора 15, База транзистора 19 соединена с эмиттером транзистора 15 непосредственно.Резистор времязадающей ЯС-цепи подсоединен к точке соединения эмиттера транзистора 10 и коллектора транзистора 11, Точка соединения резистора 1 и конденсатора 2 подключена к эмиттеру транзистора 13. Параллельно резистору 1 подключен фоторезистор 21 оптрона 22. Источник 23 излучения оптрона 22 включен последовательно с потенциометром 24 дистанционного управления между шинами 25 и 26 источника питания.Исходное состояние устройства определяется уровнем входного напряжения. Таких уровней может быть два; высокий (его величина больше порога срабатывания ключевого элемента 3) и низкий (его величина меньше порога срабатывания ключевого элемента 3.Если уровень входного напряжения высокий, то через коллекторный переход транзистора 5 в базу транзистора 7 течет ток. Транзистор 7 открыт. Через переход база - эмиттер транзистора 11 течет ток, обеспечивающий насыщение транзистора 11, При этом диод 12 закрыт, транзистор 10 выключен.Конденсатор 2 разряжается через резистор 1, фоторезистор 21 оптрона 22 и транзистор 11 до напряжения, близкого к напряжению на коллекторе транзистора 11.Ток, задаваемый в базу транзистора 13, течет через эмиттер транзистора 13. Транзисторы 15 и 19 выключены, транзистор 18 открыт.Если уровень входного напряжения низкий, то ток базы транзистора 5 течет через эмиттер транзистора 5, Транзисторы 7 и 11 выключены, а транзистор 10 открыт,Конденсатор 2 заряжается через резистор 1, фоторезистор 21 оптрона 22, транзистор 10 и источник питания до напряжения, близкого к напряжению на коллекторе закрытого транзистора 11. Ток, задаваемый в базу транзистора 13, течет через коллектор транзистора 13. Транзисторы 15 и 19 открыты, причем транзистор 19 насыщен. Диод 20 закрыт, транзистор 18 выключен. Длительность задерживаемого импульсапрактически не изменяется, так как передний и задний фронты задерживаемого импульса задерживаются на одинаковую величину, что обеспечивается примерно равными временами заряда и разряда конденсатора 2.Величина задержки регулируется дистанциционно путем изменения (при помощи потенциометра 24 рабочего тока через источник 23 10 излучения оптрона 22, причем большему рабочему току соответствует меньшее сопротивление фоторезистора 21 оптрона 22 и наоборот).Так как резистор 1 и фоторезистор 21 оптрона 22 включены параллельно, то изменение 15 величины фоторезистора 21 ведет к изменениюпостоянной времени заряда и разряда конденсатора 2 и, следовательно, к изменению за.держки входного сигнала.Расширение пределов задержки можно по лучить путем последовательного включения не.скольких устройств задержки. Предмет изобретения251. Устройство задержки, содержащее времязадающую ЛС-цепь, входной ключевой элемент, первый каскад которого выполнен по схеме с общей базой, второй - фазоинверсного З 0 усилителя, третий - ключа на двух включенных по постоянному току последовательно транзисторах одного типа проводимости, и идентичный выходной трехкаскадный ключевой элемент, отличающееся тем, что, с целью З 5 получения возможности регулирования задержки без изменения длительности задерживаемых сигналов, резистор упомянутой ЛС-цепи подсоединен к точке соединения эмиттера одного и коллектора второго транзисторов 40 третьего каскада входного ключевого элемента.2. Устройство по и. 1, отличающееся тем,что, с целью дистанционного управления величиной задержки, оно снабжено оптроном, фо торезистор которого подключен параллельнорезистору времязадающей ЯС-цепи, а потенци.ометр дистанционного управления и источник излучения оптрона включены последовательно между шинами источника питания устройства.. Ларин Тирани 80Совета Министров СССРоткрытийнаб., д 5 одлисио р. Сапунова, 2 ипографи а,каз 47/9ЦНИИП Изд. М 008 сударствениого когиитета по делана сизобрстевий МоскваК, Ралпскил