Аналого-цифровой коррелятор

О П И С А Н И Е 385283ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт, свидетельстваЗаявлено 01.Х 1.1971 ( 1710066/18-24) М. Кл. б 061 15/36 присоединением заявкиасударственныи комитетСовета Министрае СССРпа делам иэоеретенийц сткрытий оритет Опубликовано 29.Ч,1973. БюллетеньДата опубликования описания 20.Х 1.173 681,332:519.2 (088.8) Авторы зобретения Ю. ленкин, Б, В, Козловский, Б. П. Марков, Е. Ф. Пузак И, И. Цукерман и Ю, О. Штеренберг Заявите НАЛОГО-ЦИФРОВОЙ КОРР Р групп,прожду последов производить адержкц каялся за счет обслов, которые ся. Интервал случае увелишаг задержки цессов равен ации задержек имо за время ме счетами процессо словам ОЗУ. 3 оцессов получают ующих массивов не пересекают роцессов,в этом аз (Л 1 = Рг), а т-й группы проИзобретение относится к специализирован. ным вычислительным устройствам, предназначенным для исследования множественных корреляционных свойств случайных процессов и для моделирования различных корреляционных дискриминаторов.Известны корреляторы, содержащие оперативное запоминающее устройство, регистры, нуль-органы, схемы умножения и схемы усреднения. К недостаткам известных устройств следует отнести ряд ограничений, связанных с диапазоном, изменения задержками (аргумента корреляционной функции) и с аппаратурным усложнением при необходимости вычисления корреляционных моментов в произвольных комбинациях.В предложенном корреляторе эви недостатки устранены за счет того, что коррелятор содержит наборное поле, выходы которого соединены со,входами логических блоков умножения, а его входы подключены к первому регистру, к выходам нуль-органов и к выходам логических блоков умножения. Второй регистр соединен с нечетными разрядными входами, с нуль-органами, а четными - с выходами предыдущих разрядов оперативного запоминающего устройства (ОЗУ).Принцип работы системы запаздывания, примененный в описываемом корреляторе, состоит в задержке за счет времени обхода заданного количества К слов памяти. Так, значение, записанное в разряд слова, считывается через К тактов, а вместо него записывается новое значение, так как задержка считанного значения относительно текущего равняется К интервалам квантования. Если считанное из разряда значение оразу же записывать в другой разряд этого слова, то считываемые из этого разряда значения 0 будут соответствовать задержке процесса на2 К;интервалов квантования и т. д. Таким образом обеспечивается возможность выбора шага задержки равным произвольному числу интервалов квантования. При этом интервал 5 квантования равен циклу обращения к памяти г(Ы = г), При числе разрядов запоминающего устройства 1 можно обеспечить задержпси группы одновременно опрашиваемых процессов, при этом суммарное число задержек 20 всех, процессов группы равно 1.Для организцессов необходвательными отобращение к Рдой группы прхода соответствмежду собойквантования:ичивается в Р р30 для каждой5 10 15 20 25 30 35 40 45 50 55 60 3Ьт; = 1 с; Л 1, где й;,количество слов обходимых в ю-м массиве. Ввиду большого быстродейсввия современных ЗУ частота квантования процессов при групповой форме задержек может оставаться высокой.На чертеже представлена схема предлагаемого коррелятора.Источники исследуемых сигналов соединены с входами нуль-органов 1 - 3. Выходы нуль-органов связаны с наборным полем 4 и с входами нечетных разрядов регистра числа 5. Регистр 5 и ОЗУ 6 соединены двусторонними связями так, что выходы разрядов регистра 5 соединены с входами записи одноименных разрядов ОЗУ б, а входы всех разрядов регистра 5, кроме соединенных с нульорганами, связаны с выходами предшествующих разрядов накопителя. Выходы регистра 5 соединены парафазным кодом с входами регистра 7 множителей, Генератор 8 синхронизирующих сигналов соединен с регистрами, ОЗУ б и счетчиком 9. Выход переполнения счетчика 9 соединен через блок переключателей 10 с входами разрядов счетчика 9, Выходы регистра 7 множителей подсоединены к наборному полю 4. Пары входов логических блоков умножения 11 - И соединены с выходами нуль-органов и регистром 7 множителей через наборисе поле. Выходы блоков умножения соединены со схемаыи усреднения 14 - 16.Устройство работает следующим образом.Очередной отсчет, входных процессоров,производится по импульсу от генератора 9 который поступает также в счетчик 9, увеличивая хранящийся в нем,код на 1, и,в накопитель 6, который принимает из счетчика 9 адрес очередного слова и считывает хранящуюся в нем информацию. Результаты преобразования входных сигналов поступают в соответствующые разряды регистра 5, а на остальные его разряды поступают сигналы считывания с,предшествующих разрядов накопителя. Считая каждый тактовый импульс, счетчик проходит К состояний, после чего по сигналу переполнения, возвращается в исходное состояние и начинает новый цикл счета. При этом из каждого разряда накопителя в каждом такте считывается информация, которая была записана на К тактов ранее.В 1,т + 1(1 т+ 1) -й разряды записываются текущие отсчеты процессов, а в любой другой разряд записывается информация, считанная с предшествующего разряда. Так, на выходах 1,т+ 1(1 т + 1) -го разрядов регистра числа будут текущие квантованные процессы, на выходах 2,т + 2(1 т + 2) -го разрядов - квантованные процессы, задеряанные на 2 К тактов и т. д. На выходах т,2 т,(1+ 1) т 1-го разрядов будут квантованные процессы, задержанные на (т - 1)/г тактов, регистр 5 находится в нулевом (погашенном) состоянии некоторое время в течение каждого интервала квантования. Для исключения связанной с этим погрешности при непрерывном выполнении операции перемножения, содержимое разрядов этого регистра по сигналу генератора 8 передается парафазным кодом в регистр множителя 7.На блоках умножения, реализующих логическую схему неравнозначности одноразрядных кодов, образуются произведения выбранных с помощью наборного поля 4 сигналов с нуль-органов и сигналов с регистра 7 множителей. В результате после усреднения на выходах схем 14 - 16 формируются сигна- лы, пропорциональные выбранным корреляционным моментом. Для вычисления моментов более второго порядка выходы некоторых блоков перемножения могут быть поданы нг входы других блоков умножения через наборное поле.Увеличение числа задержек и получение различных шагов задержки, достигается введением нескольких счетчиков с переключаемой обратной связью и нескольких регистров множителей. При этом в каждом такте к регистру числа и адресным входам накопителя циклически подключаются соответствующие регистр множителей и счетчик, В результате обеспечивается обход нескольких непересекающихся массивов. В принципе с разным числом слов, что увеличивает число получаемых задержек и дает возможность задавать в каждом контуре обхода свой шаг задержки, Устройство может быть использовано в частности, для получения одновременно задержек на время аргумента и время усреднения при анализе нестационарных процессов. Предмет изобретения Аналого-цифровой коррелятор, содержащий оперативное запоминающее устройство, соединенное с генератором импульсов и счетчиком адреса с переключаемой обратной связью, нуль-органы по числу входов коррелятора, первый и второй регистры, логические блоки умножения, соединенные со схемами усреднения, отличаои 1 ийся тем, что, с целью определения корреляционных моментов в произвольных,колебаниях и увеличения диапазона изменения задержек, он содержит наборное поле, выходы которого соединены со входами логических блоков умножения, а его входы подключены к первому регистру, к выходам нуль-органов и к выходам логических блоков умножения; второй регистр соединен первым и каждым т-м разрядными входами с нульорганами, а остальными - с выходами предыдущих разрядов оперативного запоминающего устройства,Редакте р Л. Утехи Тираж 647 Совета Минист открытий аб д. 4/5Изд. М ПИ Государствен по делам Москва, )1