Многоканальный цифровой дискриминатор

Союз Советских Социалистических Республик. Кл, б 061 15/36 комитет по делам изобретеиий и открытии при Совете айииистров СССР. В, Чхеидзе Э. А. Саакян и Э. С. Демуров Тбилисский филиал Всесоюзного научно-исследовательского института метрологии им. Д. И. Менделеевааявите НОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ДИСКРИМИНАТО Изобретение относится к области вычислительной техники и может применяться в качестве цифрового дискриминатора-анализатора распределения вероятностей значений случайных процессов,Известный цифровой дискриминатор, содержащий и-каскадный регистр, каждый из каскадов которого представляет собой кольцевой сдвиговый регистр, поканальные блоки установки уровней анализа и ширины дифференциального окна, триггеры, логические элементы И и переключатели, имеет сложную конструкцию,Целью изобретения является упрощение дискриминатора. Это достигается тем, что в нем единичные потенциальные выходы каждого разряда кольцевого сдвигового регистра соединены с соответствующими неподвижными контактами групп переключателей блока установки уровней анализа и блока ширины дифференциального окна, подвижные контакты первой группы переключателей подключены ко входам соответствующих логических элементов И всех каналов, а подвижные контакты второй группы переключателей - ко входам других соответствующих элементов И всех каналов, выходы элементов И каждого канала соединены со входами соответствующих триггеров, единичные выходы которых соединены с управляющими входами соответствующих выходных элементов И, импульсные входы которых соединены с управляющим входом дискриминатора, а к информационному входу дискрими 5 натора подключен вход сдвигового регистрапервого канала, выход регистра каждогопредыдущего канала соединен со входомсдвигового регистра последующего канала.На чертеже изображена функциональная10 блок-схема предлагаемого дискриминатора,Он содержит информационный вход 1,и-каскадный регистр (количество каскадовопределяется разрядностью числа возможных анализируемых уровней), каждый кас 15 кад которого представляет собой кольцевойдесятиразрядный сдвиговый регистр 2, первый покаскадный блок 3 установки уровнейанализа, состоящий из т переключателей вкаждом канале, т первых поканальных мно 20 говходовых логических элементов И 4, поканальный блок 5 ширины дифференциального окна, состоящий в каждом канале из тпереключателей, т вторых поканальных многовходовых логических элементов И б, т25 поканальных триггеров 7, т третьих логических элементов И 8,Вход 1 цифрового дискриминатора подключен к сдвиговой шине кольцевого десятиразрядного регистра первого канала, Выходы30 регистров первого, второго и так далее(и - 1)-ого каскадов связаны соответственно со сдвиговыми шинами регистров второго, третьего и так далее каналов. Поразрядные единичные потенциальные выходы каждого из каналов связаны с соответствующими неподвижными контактами первой покаскадной группы блока 3 и второй покаскадной группы блока 5 переключателей. Подвижные контакты и первых переключателей первой группы переключателей блока 3 соединены с первым а входовым логическим элементом И 4 первого канала, подвижные контакты п вторых переключателей первой группы переключателей блока 3 соединены с первым входовым логическим элементом И 4 второго канала. и так далее, подвижные контакты а т-ых .переключателей первой группы переключателей блока 3 соединены с первым и входовым логическим элементом И 4 т-ого -канала - Аналогичным образом осуществляется связь между подвижными контактами переключателей второй группы блока 5 и т поканальными вторыми а входовыми логическими элементами И 6.Выходы первых логических элементов И 4 первого, второго и так далее каналов подсоединены соответственно к единичным входам поканальных триггеров 7 первого, второго и так далее т-ого каналов. Выходы вторых логических элементов И б первого, второго и так далее т-ого каналов подсоединены соответственно к нулевым входам триггеров 7 первого, второго и так далее а-ого каналов. Единичные выходы триггеров 7 соединены с управляющими входами третьих по- канальных логических элементов И 8, импульсные входы которых подсоединены к управляющей клемме 9. Выходы третьих логических элементов И соединены с поканальными выходами дискриминатора, поступающими на,вход поканальных накопителей (на чертеже не показаны).Рассмотрим работу цифрового многоканального дискриминатора при определении значений функции распределения, точнее функции Р,(х), где Р,(х) =1 - Р(х). Предварительно переключатели второй группы первого канала выводятся в разомкнутое положение, что обеспечивает блокировку всех элементов И б, которая достигается отсутствием потенциала кода единицы на первых входах второй группы элементов И б. На вход прибора подается напряжение реализации х(1) исследуемого случайного процесса. С каждой выборкой с выхода преобразователя аналог-код выдаются дискретные выборки, Первой выборке соответствует значение х(1) напряжения исследуемой реализации.В результате аналого-цифрового преобразования напряжение х (1) преобразуется в число импульсов т,. Эти импульсы поступают на вход 1 цифрового дискриминатора. Перед поступлением первого и последующего пакетов импульсов триггеры всех разрядовпоканальных кольцевых регистров сдвига, кроме триггеров первых разрядов, установлены в нулевое положение. Триггеры же первых разрядов регистров каждого канала находятся в единичном положении. Поканальные триггеры 7 находятся в нулевом состоянии. До начала анализа с помощью первых покаскадных групп переключателей задаются для каждого канала выбранные уровни анализа, т. е. для второго канала используются вторые переключатели каскадов первой группы переключателей и так далее, для т-ого канала т-ые переключатели каналов первой группы переключателей. В конце выборки третьи логические элементы И 8 опрашиваются импульсом конца пачки, поступающим с клеммы 9. Импульс конца пачки проходит только через те элементы И 8, на потенциальные входы которых с соответствующих триггеров 7 поданы разрешающие потенциалы, что возможно только в том случае, если анализируемый уровень превысит данную выборку. Этот же импульс вновь возвращает триггеры 7 в нулевое состояние и устанавливает в нулевое состояние кольцевые регистры 2 (этому состоянию соответствует наличие единицы в первом разряде каждого кольцевого регистра сдвига). Так достигается очистка схемы - сброс на нуль. Аналогичным образом процессы повторяются при каждой выборке.В конце времени анализа Т счетчик -ого канала зафиксирует 0; импульсов, соответствующих случаям превышения реализации анализируемого данным каналом -ого уровня, Тогда Р;Т= - , где Ж - количествойФвыборок за время анализа Т. Определение плотности распределения сводится к подсчету количества ординат Й;, зафиксированных -ым накопителем в данном дифференциальном окне за время анализа Т, так как для -огос дифференциального окна н(х;) =Ьх; Ф где Ьх; - ширина дифференциального окна. Так же, как и при определении интегрального закона распределения нижний уровень дифференциального окна для каждого канала задается с помощью первой группы переключателей блока 3 в числовой форме. Верхний же уровень дифференциального окна каждого канала устанавливается с помощью второй группы переключателей блока 5 тоже в числовой форме аналогичным образом,Благодаря новым конструктивным связям и новому логическому построению процесса в схеме отсутствуют поканальные дискриминаторы, что позволяет принципиально упростить схему предлагаемого устройства. 65 5 ю 15 го 25 30 35 40 45 50 55 60 Предмет изобретенияМногоканальный цифровой дискриминатор,содержащий в каждом канале кольцевой де378859 3 накопи пели Составитель С. Громова Техред Л. БогдановаРедактор Т, Фадеева Корректор Т, Гревцова Заказ 1883/б Изд.438 Тираж 647 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 сятиразрядный сдвиговый регистр, блок установки уровней анализа и блок ширины дифференциального окна, триггер и логические элементы И, отличающийся тем, что, с целью упрощения дискриминатора, в нем единичные потенциальные выходы каждого разряда кольцевого сдвигового регистра соединены с соответствующими неподвижными контактами групп переключателей блока установки уровней анализа и блока ширины дифференциального окна, подвижные контакты первой группы переключателей подключены ко входам соответствующих логических элементов И всех каналов, а подвижные контакты второй группы переключателей - ко входам других соответствующих элементов И всех каналов, выходы элементов И каждого канала соединены со входами соответствующих триггеров, единичные выходы которых соединены с управляющими входами соответствующих выходных элементов И, импульсные входы которых соединены с управляющим входом дискриминатора, а к 10 информационному входу дискриминатораподключен вход сдвигового регистра первого канала, выход регистра каждого предыдущего канала соединен со входом сдвигового регистра последующего канала.