Устройство для передачи и приема сообщений с дельта модуляцией

340083 ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Союз Соеетекиа Яоииалистическиа РеспаблииЗависимое от авт, свидетельства-Заявлено 28.И 11.1970 ( 147415826-9) М,Кл, Н 03 с 13/22 соединениеат заявкиКомитет ио деттате зобретеиий и открытий ори Сосете Мииистрав СССРПриоритет -ДК 621.376.5(088.8) ублпковано 24 Л. 2 Бюллетснь Л 17 ата опубликования описания 4.т 11.1972 Авторынзобретевия Г. Сафаров, В, Гладчснк Заявптегп УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СООБЩЕНИ ДЕЛЪТА-МОДУЛЯЦИЕЙИзобретение может быть использовано в системах радиотелемегрии, связи, фототелеграфии и телевидения.Известна система связи с дсльта-модуляци. ей, в которой осуществляется коррекция ошибок в условиях помех и временных нарушений связот за счет введения в кодирующий и декодирующий узлы, делителя частоты, схемы стробирования и управляемых этой схемой вентилей. В такой системе прои совпадении во времени процесса коррекции и быстрых, изменений сигнала часть ииформации, представляющая интерес для получателя, может быть утеряна по причине конечной длительности процесса коррекции, в течение которой могут происходить флюктуации, скачки н т, п. исходного сигнала.Цель изобретения - коррекция ошибок только при медленных, изменениях исходного сигнала. Достигается это тем, что:в передающей части исходный сигнал дополнительно подан через дифференцирующий каскад на детекторный блок, два выхода которого соответственно через ограничитель снизу и ограничитель сверху подключен ко,входам запирающего каскада, подключенного к дополннтельному, входу схемы стробттрования, а в приемной часги исходный сигнал дополнительно подан через интегратор, фильтр нижних частот и дифференцирующий каскад на детекторный олок, два выхода которого соответственно через ограничитель снизу и ограничитель сверхуподключены ко входам запирающего каскада,подключенного к дополнительному входу схем ы стробирования.На чертеже приведена функциональнаясхема предлагаемого устройства.Устройство имеет кодирующий 1 и декодирующий 2 узлы. Кодирующий узел содержитблок 3 вычитания, двоичный модулятор 4, интегратор 5, синхронизатор б, делитель 7 частоты, схему 8 стробирования, отключающий 9 изакорачивающие 10 и 11 вентили; декодотрующий - интегратор 12, фильтр И нижних частот, синхронизатор 14 делитель 15 частоты,схему 1 б стробирования и закорачивающийвентиль 17.Кроле того, в кодирующий узел входятдифференцирующий каскад И, детекторныйблок 19, ограничитель 20 снизу, ограничитель21 сверху и запирающий каскад 22; в декоди,рующии - дифференцирующий каокад 23, детекторный блок 24, ограничитель 25 снизу, ограиичитель 2 б сверху и запирающий касб кад 27,Устройство работает следующим образом.В кодпрующем узле 1 передающей стороны исходный сигнал одновременно подается павход дифференцирующего,каскада И,и входО отключающего вентиля 9. ПродифферснциросвЦЦЫ НХОДЦОй СШЦс 1 Л В ЦДЕ ЦСКООРО 1 О напряжения, величина и знак которого оцродсляются текущими величино 5 и знаком производной входного сигнала, поступает в детекторный блок 19, имеющий два выхода. Один цз них связан со входом ограничителя 20 си 51- зу, а другой - со,входом ограничителя 21 сверху. Каждый из ограничителей имеет некоторый пороговый уровень положительного или отрицательного напряжения. В случае превышевия этих уровгцей сигналами с выхода детекторного блока ограничители выдают напряжения на каскад 22, который своими сигналами запирает схему 8 стробирования, тем СаМЫМ ОбЕСПЕЧИВаЕтСя фубцКц 5 ОцрОВсцИЕ МЕ- хагиизма коррекции в моменты малой активности источника информации, т. е. в условиях, когда производная исходного сигнала имеет значение, близкое,к нулю.С выхода вентиля 9 .исходный сигнал поступает на вход алака 3 вычитания, соединенного воследоватнанно с двоичным модулято. ром е. В блоке вычитания формируется сигнал разности между исхгадным сигналом и сигналом аппроксимациями, вырабатываемым интегратором 5, вход которого связан с выходом модулятора 4, а,выход - с блоком 3. Разностцый сигнал поступает в модулятор 4, где в соответствии со знаком этого сигнала формируется последовательность импульсов О или 1, несущих информацию о приращениях исходной фуиксии в тактовых точках, Последовательность импульсов О или 1 поступает в лин 1 ио связи и в интегратор 5.Работой устройства управляет синхронизатор 6, аддин из выходов которого связан с модулятором 4, а другой - со входом делителя 7 частоты. С выхода последнего ца вход схемы 8 подаются кратковремеунные импульсные сигналы, период следования которых соответствует периодичности процесса коррекцри. Схема 8 вырабатывает кратковременное управляющее напряжвн 5 е, подаваемое одновременно на параллельно соединенные входы вентилей 9, 10,и 11. Вентиль 9 при подаче управляющего цапряже 5 ия,снимает исходный сипнал со входа блока 3, а вентиль 10 закорачивает этот вход, обеспечивая таким образом ца неи нулевой силнал, Одновременно вентиль 11, выход которого связан с дополнительным входам интегратора 5, а второй вход - с выходом этого, интегратора, закорачивает выход интегратора 5, обеспечивая равенство нулю напряжер 5 я аппроксимации, При снятии управляющего напряжения на вход блока 3 уарез вентиль 9 подается исходный сигнал, вентили 10 и 11 разрывают соответствующие цепи короткого замыкация, и на выхаде двоичного модулятора в соответствии с мехацизгмом дельта-модуляции формируется последова 1 ельность импульсов О или 1, соответствующая скачку напряжения исходного сигнала и отражающая истинное значение фукции сообщения в момент коррекции.На приемной стороне в интеграторе 12 де 4кодцру 10 щсго уз;1 с 2 Осущстс 1 в,15 ес 51 суу 1 хцроБсмИС С 1 УЦОЦаТЫХ Цс 11 Ц)515 КСЦ 11, ЫНЛЦТУДа КО- торых равна величине стандартного прращения, а полярность зависит от вирда импульса О или 1 в принзаемой последовательностц. Полученное так 1,ч образом напряжение подается на фильтр 13 нижних частот, с выхода которого снимается сигнал, б изкий по форме к исходному,на входе дельта-модулятора. О Синхронный режим работы передающей иприем Ой сторон обеспечивается оинхронизатором 14, вход которого соедицен параллельно оо входом интегратора 12, а выход - со входом делителя 15 частоты, Последний выра батывает кратковрезонные,импульсные сигналы, период следования которых определяется периодичностью процесса коррекци. Этц сигналы подаются ца,вход схемы 1 б стробировация, формирующей кратковрсзенное управр 0 ляющее напряжвние, поступающее Гна первьшвход закорачиван.щего вентиля 17, второй вход которого соединен с выходом интегратора 12, а бы,ьд,ьснтиля 17 связан с дополнительным,входам этого интегратор. При подаче управляОщего напряжения вентиль 17 закорачивает выход,интегратора 12, обеспечивая иа,выходе декодирующего устройства нулевой Оиггнал к моменту приема последовательности,импульсоввырабатываемой,в процессе коррекрции по описанному выше способу. Результатам интегрирования этой последователыности является сииал, отражающий истинное значение исходной фуыкции сообще- ГНИЯ.В декадируОщем узле для формирования5 апряжений обеспечивающих запирание схемы,используется сипнал с выхода фильтра 13.Этот сигнал проходит последовательно через дифференцируОщий каскад 23, детекторный 40 блок 24, ограничитель 25 онизу или ограцичитель 25 сверку и запираОщий каскад 27, Чеха 1 изм образования запирающих напряжепий в декадирующем узле совершецно аналогичен описаццочму выше для кодирующего узла.45Предмет изобретения Устройство для передачи и приема сообщсциц с дельта-модуляцией, состоящее цз переда ющей части, кодирующий узел которой содержит блок выгита 5 ия, последовательно соединенный с двоичным модулятором, связапцыгм со вторым входолм блока вычитания через интегратор и управляемым синхронизатором, к 55 выходу которого подключены последовательноделитель частоты и схема стробированния, выход,которой соединен со входом блока вычитания через отключающий и закорачивающий вентили,ц с выходом интегратора через зако рачиваОщий вентиль; и приемной части, декодврующий узел которой содержит синхронизатор и,ицтегратор с параллельно соединенными входами, фильтр нижних частот, подключенный к выходу интеграторавторой вход 65 которого связан с выходом синхронизатора чс340083 1Гг Составитель Н. ГерасимоваЮрчикова Тскред Л, Богданова Корректор Т, Китаева едакто Подппсно Министров СССТираж 448 огкрытий прп Совшская наб., д. 4/5 Заказ2629ЦИИИПИ Комптс 1 Изд,г 26о делам изобретений Москва, Ж 35, Р Загорская типограф рез последователы о соединенные делитель частоты, схегму,стробирования,и закорачивающнй вентиль, второй вход которого подсоедивен к выходу упомянутого интегратора, отличаюи 4 ееся тем, что, с целью коррекции ошибок только при медленных изменениях исходного сигнала, в передающей части исходный сигнал дополнительно подан через дифференцирующий каскад на детекторный блок, два выхода которого соответственно через ограничитель снизу и,огравичитель сверху подключепы ко входам запирающего каскада, подключенного к дополнительному входу схемы стробнрованпя, а в приемной части исходный сигнал,допол,нительно подан через .интегратор, 5 фильтр нижних частот и дифференцирующ 1 ийкаскад на детекторный блок, два выхода которого соответственно через ограничитель снизу и ограничитель сверху подключены ко входам запирающего каскада, подключенного кдопол О ннтсльпому входу схемы стробироваппя.