Устройство для умножения и деления частотноимпульсных сигналов

О П И С А Н И Е 333564ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикприсоедин ием заявкиПриорит Комитет па делам аабретеииЯ и аткрыти при Совете Ьбииистра СССР.1 Ъ,197 Авторыизобретения ТГ1и аламарюк, М. Б, Никифоров и Л. Н. Костяш Заявитель ехнический институт Рязанский УСТРОЙСТВ Я УМНОЖЕНИЯ И ДЕЛЕНИМПУЛЬСНЫХ СИ ГНАЛОВ ТОТНОИзобретение относится к вычислительной технике и может быть использовано для обработки частотно-импульсной информации.Известны устройства для умножения и деления частотно-импульсных сигчалов, содержащие мцожительцо-дел ительцое устройство и дешифратор.Однако эти устройства имеют недостаточную точностЬ.С целью повышения точности предлагаемое 10 устройство содержит реверсивный счетчик, схемы совпадения, линии задержки, реверсивный запоминающий регистр, вычитающие устройства, схему сборки и частотно-импульсную следящую систему, вход которой соединен с 15 выходом мцожительно-делительцого у стройства и со входом реверсивного счетчика, другой вход которого подключен к выходу частотно- импульсной следящей системы, выходы разрядов реверсивного счетчика соединены с пер выми входами соответствующих схем совпадения, вторые входы которых соединены с одним из входов устройства, подключенного через линию задержки ко входам разрядов реверсивного счетчика, а выходы схем совпаде иия соединены со входами разрядов реверсивного запоминающего регистра, выходы которых подключены ко,входам дешифратора, выходами соединенного со входамц двух схем совпадения, у одной из которых ко входу сое динена шина опорнои частоты, а выход соединен с отрицательным входом реверсивного запоминающего регистра и первым входом вычитающего устройства, а у другой - ко входу подключен выход частотно-импульсной следящей системы, а выход соединен с положительным входом реверсивного запоминающего регистра и вторым входом вычитающего устройства, один из выходов которого подключен через линию задержки к первому входу выходного вычитающего устройства, а другой - подключен ко входу схемы сборки, другой вход которой соединен с выходом частотно-импульсной следящеи системы, а выход схемы сборки, подключен ко второму входу выходного вычцтающего устройства,На чертеже приведена блок-схема предлагаемого устройства.В установившемся режиме с выхода множцтельцо-делительного устройства 1 на вход частотно-импульсной следящей системы, состоящей из реверсивного счетчика 2, преобразователя 3 кода в напряжение, генератора 4 управляемой частоты, поступает пачечцая последовательность импульсов, преставляющая результат множительно-делительцой операции. С выхода частотно-импульсной следящей с;ьстемы сглаженный сигнал поступает через схему б сборки и выходное вычитающее устройство б. В реверсивном счетчике 7 с управляю20 25 30 35 40 45 50 55 60 щим триггером 8 к приходу каждого импуль. са частоты Р поступающей ко входам его разрядов через линию 9 задержки, накапливается разность Ж чисел+1где Р Р 2, Рз - оперируемые частотно-импульсные сигналы, аР, - выходная частота.Результат сравнения, с учетом знака, суммируется импульсами частоты Р поступающие через схемы 10 совпадения, с содержи. мым запоминающего регистра 11, Дешифратор 12, при числе Х отличном от нуля, записанным в реверсивном запоминающем регистре 11, в зависимости от состояния управляющего триггера И откры.вает одну из схем 14 или 1 Б совпадения, при этом в зависимости от знака числа У на,положительный или отрицательный вход реверсивного запоминающего регистра 11 поступает опорная частота Ро, списывающая число, записанное в регистре 11, При обнулении регистра 11 дешифратор 12 закрывает обе схемы 14 и 15 совпадения и поступление опорной частоты Ро на вход регистра 11 прекращается. Число импульсов опор,ной частоты Ро, которая прошла через схему 14 или 1 б совпадения на вход регистра 11 и вычитающего устройства 1 б, равно числу Ф, записанному в реверсивном регистре 11. В виду того, что в установившемся режиме число У может принимать значения в диалазоне 1 - 1; +11, а выход следящей системы точно соответствует результату множительно-дели- тельной операции, корректирующие импульсы вычитаются в вычитающем устройстве 1 б и не проходят на выход устройства.При положительном приращении сигнала навыходе множительно-делительного устройства за счет изменения любых входных аргументовРзРз, у 1Р, Р,поэтому в реверсивный счетчик 7 записывается положительное число. В результате триггер 8, а следовательно и триггер 1 З находятся в состоянии О, при этом открыта схема 15 совпадения и опорная частота Р, списывает число Ж, записанное в счетчике реверсивного запоминающего регистра,11 и одновременно через вычитающее устройство 1 б, схему Б сборки и вычитающее устройство б поступает на выход устройства. Прохождение импульсов опорной частоты Ро через схему,1 Б совпадения продолжается до тех пор, пока не лроизойдет обнуление счетчика реверсивного запоминающего регистра 11, т. е. динамическая ошибка компенсируется в каждом периоде.При отрицательном приращении выходного сигнала множительно-делительного устройства- ) - ; У( - 1Рз РР, Р,в реверсивном счетчике 7 записывается отрицательное число, которое импульсом частоты Р, суммируется с содержимым счетчика реверсивного запоминающего регистра 11, при этом с помощью дешифратора 12 открывается схема 14 совпадения, пропускающая на вход реверсивного запоминающего регистра .11 частоту с генератора 4 управляемой частоты. В качестве списывающей частоты служит выходная частота следящей системы. В этом случае импульсы списывающей частоты поступают через вычитающее устройство 16 и линию 17 задержки на вход вычитающего устройства б, где происходит уменьшение сигнала следящей системы на величину сигнала коррек- цииз Предмет изобретенияУстройство для умножения и деления частотно-импульсных сигналов, содержащее множительно-делительное устройство и дешифратор, отличающееся тем, что, с целью повышения точности, оно содержит реверсивный счетчик, схемы совпадения, линии задержки, реверсивный запоминающий регистр, вычитающие устройства, схему сборки и ча.стотно-импульсную следящую систему, вход которой соединен с выходом множительно-делительного устройства и со входом реверсивного счетчика, другой вход которого подключен к выходу частотно-импульсной следящей системы, выходы разрядов реверсивното счетчика соединены с первыми входами соответствующих схем совпадения, вторые входы которых соединены с одним из входов устройства, подключенного через линию задержки ко входам разрядов реверсивного счетчика, а выходы схем совпадения соединены со входами разрядами реверсивного запоминающего регистра, выходы которых подключены ко входам дешифратора, выходами соединенного со входами двух схем совпадения, у одной из которых ко входу подключена шина опорной частоты, а выход соединен с отрицательным входом реверсивного запоминающего регистра и первым входом вычитающего устройства, а у другой - ко входу подключен выход частотно-импульсной следящей системы, а выход соединен с положительными входом реверсивцого запоминающего регистра и вторым входом вычитающего устройства, один из выходов которого подключен через линию задержки к .первому входу выходного вычитающего устройства, а другой подключен ковходу схемы сборки, другой вход которой соединен с выходом частотно-имлульсчой следящей системы, а выход схемы сборки подключен ко второму входу выходного вычитающего устройства,Редактор И. Морозова Корректор Е. Михеева Типография, пр. Сапунова, 2 Заказ 1001/3 Изд.399 Тираж 448 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5