Распределитель импульсов

С 1 П И С А Н И Е 333552ИЗОБРЕТЕН ИЯ Союз Советских Социалистических РеспубликК АВТСтРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства М -М,Е,л. С 061 1/04 Н 031 5/31Заявлено 25.1 Х.1970 ( 1477978/26-9) с нрпсосдингнпгем заявки-Комитет по делам изобретений и открытий при Совете Министров СССРПрнорптст -Опубликовано 21,111,1972, Бюллетень М 11 Ъ ДК 681.32 о.53(088.8) Дата опубликования описания 7 Х 1.1972 Авторыизобретения 1 О, Е, Авалиани и П. И. Назар Заявитель РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСО Изобретение Относится к импульсной технике и может быть использовано в автоматике и вычислительной технике.Известны распределители импульсов, содержащие дешифратор, счетчик импульсов с последовательно включенным триггером счета и триггером памяти в каждом разряде и генератор синхроимпульсов. Однако этн распределители содержат большое число элементов и ненадежны в работе.В целях повышения надежности предлагаемый распределитель содержит два расширителя,импульсов, линию задержки и формирователь узких сипхроимпульсов, который соединен прямым выходом со счетным входом триггера счета младшего разряда счетчика, а инверсным выходом со счетным входом триггера памяти младшего разряда счетчика. Единичный выход триггера счета младшего разряда счетчика подключен ко входу первого расширителя импульсов, соединенного выходом со входамн элементов И дешифратора, формирующих нечетные импульсы, а единичньш выход триггера памяти младшего разряда счетчика через линию задержки соединен со входом второго расширителя импульсов, выход которого подключен ко входам элементов И дешифратора, формирующих четные импульсы. При этом остальные входы элементов И дешифратора соединены с соответствующими выходами триггеров памягн осталь.ных разрядов счетчика.На фиг. 1 приведена логическая схема распределителя на 32,импульса; на фиг. 2 5 временная диаграмма работы распределителя.Распределитель импульсов имеет генератор 1 синхроимпульсов и формироатель 2 узких синхроимпульсов, соединенный прямым выходом со счетным входом триггера 3 счета 1 О младшего разряда счетчика, а инверсным выходом со счетным входом трз 1 ггера 4 памяти младшего разряда счетчика, содержащего и триггеров. Единичный выход триггераподключен ко входу первого расширителя 5 им,пульсов, соединенного выходом со входамиэлементов б сИ дешифратора 7, формирующих нечетные импульсы. Единичный выход триггера 4 через линию 8 задержки соединен со водом второго. расширителя 9 импульсо, 20 выход которого подключен ко входам элемсптов б сИ дешифратора 7, формирующих четные импульсы, Остальные входы элементов 6 ссИ дешифратора 7 соединены с соответствующими выходами триггеров памяти осталь ных разрядов счетчика.Сигналы триггеров, памяти в счетчикесдвинуты во времени относительно сигналов Н триггеров счета в каждом разряде на длительность, равную половине периода данного 30 разряда счетчика (фиг. 2). Синхропмпульсы3СИ 11 триггера 4 памяти младшего разряда счетчика сужены в формирователе 2 узких синхроимпульсов до максимально допустимой величины, а сннхроимпульсы СИ 1 триггера д счета младшего разряда счетчика на такое ке время расширены за счет инвертирования. Сигналы Н с единичного выхода триггера 3 счета младшего разряда счетчика расширены на время заданного перекрытия во втором расширителе 9 импульсов, Сигналы В с единпного выхода .триггера 4 памяти младшего разряда счетчика расширены на время заданного перекрытия в первом расширителе 5 импульсов и задержаны линией 8 задержки на время, равное длительности синхроимпульсов триггера 4 памяти младшего разряда счетчика.П р едм ст изобретенияРаспределитель импульсов, содержащий дешифратор, счетчик импульсов с последовательно включенными триггером счета и триго ;г гером памяти в каждом разряде, генерато 1 синхроимпульсов, отличаощийся тем, что, с целью повышения надежности, он содержит два расширителя импульсов, линию задержки и формирователь узких синхроимпульсов, который соединен прямым выходом со счетным входом триггера счета младшего разряда счетчика, а инверсным выходом со счетным входом триггера памяти младщего разряда о счетчика, единичный выход триггера счетамладшего разряда счетчика подключен ко входу первого расширителя импульсов, соединенного выходом со входами элементов И денифратора, формируощнх нечетные им 5 пульсы, а единичный выход триггера памятимладшего разряда счетчика через линию задержки соединен со входом второго расширителя импульсов, выход которого подключен ,ко входам элементов И дешифратора, формирующих четные импульсы, при этом остальные входы элементов И дешифратора соединены с соответствующими выходами триггеров памяти остальных разрядов счетчика.агорская типография аказ 1958 ЦН ИИ ПИ Ко пиитетИзд,440о делам изобрете Москва, ЖТираж 448й и открытий при СоРаушская наб., д. 4/5 Подписно е Министров ГСС