Элемент памяти с тремя устойчивыми состояниями

Номер патента: 328529

Авторы: Грехнев, Останков

ZIP архив

Текст

ОП ИСАЙИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 323529 Соох Сосетсккх СоциалистическихРеслублнк Зависимое от авт. свидетельстваЗаявлено 01 Л"1,1970 ( 1458848/18-24) Кл. Н 031(21/О присоединением заявкириоритетпубликовано 02.11.1972. ЬОллетеиь6Дата оиубликовашя оиис;я 3.1,972 Комитет оо делам иаобретекий и открыти ори Совете Министров СССР. А. Грехнев и станков дяди ЭЛЕМЕНТ ПАМЯТИ С ТРЕМ Изобретение относится к области Вычислительной техники и может быть использовано как в специализированных, так и в универсальных вычислительных машинах.Известны элементы памяти как с двумя 5 состояниями, так и с большим числом состояний. В случае синтеза автоматов иа потенциальных логических элементах в качестве элементарного автомата используют триггер с двумя устойчивыми состояниями и применяют 1 О специальное кодирование, чтобы избежать явления гонок. Кроме того, возможен тршГгер иа шести ло 1 ч 1 ческих элементах И - 11 Е, свободный от явления гоиок. В то же Время известно, что, с точки зренит ипОЛЬВОВДИИя 15 памяти, иаиболес эффективны троичиые элементы, однако ири этом имеет мссто иробле- МЯ ГОНОК.В предлагаемом устройстве для созддиия схемы элемента памяти с тремя устойчивыми 20 состояниями на стандартных системах элементов и элемента памяп 1, свободного от явления гоок, выход каждого из трех элементов И - 11 Е, образующих собс 1 веино троичный элемент памяти, через цепь из двух 25 последовательно соединенных логических элементов И - 1-1 Е подается иа вход своего же элемента и, кроме того, в каждой из этих дополнительных цепей введены перекрестные обратные связи, как у триггера с двумя устой ТОЙ 4 И 11 ЫМИ СОСТОЯНИЯМИ чивыми сос 1 ояииями, В результате иа каждый импульс, поступающий па счетный Вход, устройство меняет свое состояние один рдз и иом 1 ит его до приход следующего импульса.11 а фиг, 1 приведен логическя 51 схема иредляГ(емОГО элемента с т)ем 5 устойпВыми состояниями ия логических элементах И - 111; иа фиг. 2 - временная дидграммд, фиксирукиц:и изменение состояния этого элемента ири иосгуилс 11 импульса и; счетный 1 ХОД.Э 1 еме 1 ь 11 - 1 У - Л (см. фиг. 1) обрд;1 От схему с т 515 усОВВВ 5 и сосГО 5 ии 51 ми, обл(доп 5 О ко;1;и с одним и 1 л(м и лими ЕДИИИЦДМИ (СМ. 15 Л, 1), ТЯК КЯК ВЫХО,1 К 115 К- дого из этих элементов соед 1 иеи со Входами двух остальных. При этом соединении схем;1 может бь 1 ть В усои швом состоянии, если иа ОДИОМ ИЗ ВЫХОДОВ - ИЛЬ ЛОИ 1 ССКИЙ, и ИД ОСДЛЬИЫХ ДВ Х 15 Ы. ОДЯХ - ЛОГ 11(С(151 ЕДИИИ- цд, ирии:м таких ко 1 ОВ может бы 1 ь т 5 и.Основное идзи; нс эл(моиОВ 11- - 111. 1 - 6 - ио окончании положительного импульса (коОры В лгпи Веском смысле является нул( х )фора и 50 В Гь и 1 Оп р(деленно Выхо. де од 1 юго из элемеитог 11- 111: 4 - 6 логический нуль. Для логического игал элементы И - ИГ выполняют фуикпи 1 О 11,111 - 11 Г, т. е, на выходе какой-то (Вполне опредечеи328529 Таблица 1 пп Таблица 2 Значение сигналов на выходах инвсрторов в течение действия входного сигнала тЕпп сигналов на счетном входе0 1 0 1 0 1 0 иой) пары элементов И - НЕ 1 - 3 будет логическая единица. Таким образом сменится код иа выходах Я - :ЯзПоскольку во время действия цд счетном входе положительного импульса иа выходах И - 11 Е 4 - 6 будет лопгчсская сдицццд (которая ие мсцяст состояцис в элсмсцтс пямячц И - НЕ 1 - 3), то по окоичяции его (т. с. в момент, когда иа входы элементов 11 - НЕ 4 - 6 со счетного входа поступит логическая едишгца) только ца выходе того элемецтя И - НЕ 4 - б будет логический пуль, у которого ца входе а; (Е=1,2 или 3) будет логическая сдцииця,1(од ив выходах д,1(од на выходах ЦГе,1 и Я, в момент времсЯ, в момент времени 1 ии 1 с 1На входы д; поступают сшцалы с элементов И - НЕ 7 - 9. 11 ри этом в момент действия положительного импульса ца счетном входе ца входах а, в : а, будут логические сдицицы, и поэтому выходной сигнал элсмситон И - НЕ 7 - 9 определяется сцпьдлами Яь Я 2 или ЯзТаким образом, только на одном цз элементов И - НЕ 7 - 9 будет логическая единица, а именно ца том, которому соответствует логический нуль выхода Я (Е= 1,2 или 3), Следовательпо, по окончании действия положительного импульса иа счетном входе только ца входах одного из элементов И - НЕ 4 в будут все логические единицы и соответственно иа выходе этого элемента - логический нуль, который, в свою очередь, установит определенную пару элементов И - НЕ 2 - 3 в 1, Однако, как только изменится код ца выходах Яь Яз, Яз, 0 исчезнет иа входе того элемента И - НЕ 7 - 9, ца выходе которого была 1 при действии цоложцтсльиого импульса ця счетном входе. Для того, чтобы в этот момент ие возникли гоики, заведена связь а; 1=1,2 цли 3).Вследствие этого получается, что 0 ца выходеодного из элементов И - НЕ 4 - 6 цзмсцяст5 сигнал Я, с 0 ия 1, я зд счет связи и; 0 остается ия входе того ;кс элсмсьпг 11 в 17 - 9,цд входе которого был 0 я счет Я;. 1(1,ометого, выходы кдв(дого из элсмсцтов 11 -11 Е4 - 6 заведены ид вход рядом стоящего, т, е.10 выход И - НЕ 4 - иа вход И - НЕ 5, выход И - НЕ 5 - иа вход И - НЕ 6 и выход И - НЕ 6 - иа вход И - 11 Е 4. Этосделано для того, чтобы появившийся 0 иавыходе одного из И - НЕ 4 - 6 цс только15 изменил состояицс ця выходах элементовИ - НЕ 1 - 3, ио и предупредил появлениеединичного сш нала цд входе остальцыхИ - НЕ 4 б до приходя следуюп 1 сго импульса иа счетный вход.20 В табл. 1 приведена последовательность измецсция кодов иа выходах Яь Ях и Яз, Приэтом в момент временииа счетном входе действует логический нуль, я в момент времени11 ид счетном входе - логическая единица,25 Ия фиг. 2 рассмотрен случай, когда в начальный момент времени ид выходах Яз, 0и Я имеется код 011 и ця счетном входе действует положительный импульс (логическийО). По окончании действия положительного30 импульса через некоторое время (реальноевремя задержки элемента И - НЕ) ца выходе элемента И - НЕ 4 изменится сигналс 1 ца О, что повлечет за собой (через промежуток времени реальпой задержки элемента)35 изменение сигнала ца выходе элементаИ - НЕ 1 с логического нуля ца логическуюединицу, а в элементе И - 11 Е 2 выходнойсигнал изменится с 1 на О, что изменит сигналца выходе элемента И - НЕ 8 с 0 ца 1, т. е,40 установится код 101,По окончании действия ца счетном входелогической единицы иа выходе элементаИ - НЕ 4 сипьял изменится с О ца 1, в результате чего ца выходе элемента И - НЕ 745 будет логический нуль. По окоцчашш действия ия счетном входе положительного импульса ця выходе И - 11 Е 5 изменится сигнал с 1 цд О, вследствие чего иа выходе элс2852 Ц 11 рсдмст изобрстсция Сующньщ блодиг 2 Составитель И, Василенковктор Л. Батыгин Техред Б. Борисова Корректор Н, Шевченко 2/8 Изд.85 Тираж 448 Подписки И Комитета по делам изобретений и огкрытш при Совете Министров ССС Москва, Ж, Раушская наб., д. 4/5 Зака ЦИИ Типография, пр, Сапунова,мецта И - НЕ 2 станет логическая едицица (как и иа выходе элемента Р 1 - 1-1 Е 1; ца фиг. 2 це показан), В результате в троичцом элементе памяти стацст код 110 и т. д по 1 палопи с О 1 ис 11 ииым.В т;бл, 2 пргпсдсцы згачеция сиги 1.1 ов ца 1 ыход;1 х к 11 ждОО из лоичсских элементов 11 - 111. 1 - 9, вырабатываемые ими в течение дсйсвия си и 1 л ца счс 1 п 1 м входе. Элемент памяти с тремя устойчивыми состояниями, содср;каи 1 ий лои цскис элементы Н - НЕ, отличающийся тем, что, с целью исключения явления гоцок, в цем выход каждого из трех логических элементов 11 - НЕ, об раз уюгцих собственно троичцый 5 элемент памяти, через цепь из двух последоватечьцо сосдицегиых логических элементов 11 - 11 Е соедицсц со входом этоО же элемсцта и в каждой из этих цепей введецы псрскпсстиыс обратцыс связи, а ьчиход каж дого из трех элементов 11 - НЕ, включеццо.го иа входе элементов 11 - НЕ, образующих собственно элемент памяти, соедицец со входом такого жс элсмсцта И - НЕ следующей цепОчки.

Смотреть

Заявка

1458848

В. А. Грехнев, Б. Л. Останков

МПК / Метки

МПК: G11C 11/56, H03K 3/29

Метки: памяти, состояниями, тремя, устойчивыми, элемент

Опубликовано: 01.01.1972

Код ссылки

<a href="https://patents.su/3-328529-ehlement-pamyati-s-tremya-ustojjchivymi-sostoyaniyami.html" target="_blank" rel="follow" title="База патентов СССР">Элемент памяти с тремя устойчивыми состояниями</a>

Похожие патенты