Универсальный логический элемент

О П И СА" НИ Е ИЗОБРЕТЕНИЯ 32 ОО 55 Союэ Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ тельства-ависимое от авт. с Н ОЗЕ 19/ явлено ОЗ.Х.19691364934/18 ки-с присоединением заПриоритет митет аобретеиий и открыт пете Министре при Со убликовано 02.Х 1.1971. Бюллетеньта опубликования описания 4.1,1972 1,325.65 (088,8) Авторт"обретени. И. Левшин явител НИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕ льзовано в устлительной техИзобретение может быть исройствах автоматики и вычники. Известны универсальные логические элементы, содержащие два транзисторных инверто ра, резисторы, коммутационные клеммы.Предложенное устройство отличается от известных тем, что содержит конденсатор и транзисторный ключ, коллектор которого соединен с коллектором транзистора первого инвертора, 10 с коммутационной клеммой и через резистор с базой транзистора второго инвертора, эмиттеры транзисторов инверторов объединены, подключены к общей шине питания через резистор и через конденсатор - к другой ком мутационной клемме.Это позволяет расширить функциональные возможности логического элемента.На чертеже изображена схема логического элемента. 20Он содержит инверторы на транзисторах 1 и 2. К коллектору транзистора 1 подключен коллектор транзистора 3, необходимый режим которого обеспечивается резисторами 4, 5, б. При замыкании коммутационных клемм 7 и 8 25 каскад находится в состоянии насыщения за счет смещения, поступающего на его базу через резистор 4 от источника коллекторного напряжения Е, При замыкании клемм 8, 9 каскад будет заперт за счет смещения, подавае мого в цепь эмиттера через резисторы б, б. Фиксация исходного состояния триггера, при котором транзистор 1 открыт, а транзистор 2 закрыт, осуществляется замыканием клемм 1011. Инверторы на транзисторах 1, 2 при замыКании клемм 12, 13 образуют асимметрич. ный триггер с автоматическим смещением,Логическое устройство при выполнении различных операций работает следующим образом.При выполнении логической операции И (совпадение) соединяются коммутационные клеммы 7 и 8, 12 и 13. Выходом для одного из сигналов служит клемма 14, для другого 15 или 1 б,При включении напряжения Етранзистор 3 оказывается открытым, вследствие чего он шунтирует коллекторную цепь транзистора 1 триггера. Напряжение на коллекторе транзистора 1 становится значительно меньше, чем на коллекторе транзистора 2. Это приводит к тому, что в схеме И в исходном состоянии транзистор 1 всегда открыт, а транзистор 2 всегда закрыт, Появление импульса отрицательной полярности на клемме 14 не изменит исходного состояния триггера, так как это приведет только к запиранию транзистора 3, что равносильно отключению его от транзистора 1. Подача входного импульса только на клемму 1 б или 15 также не изменит исходного спстоя 320055ния триггера, так как принудительное шунтирование плеча триггера открытым транзистором 3 исключает возмогкность его опрокидывания, Опрокидывание триггера произойдет только при одновременном воздействии импульсов на клеммы Н и 15 1 Ь). При этом импульс, поступающий на клемму 14, запирает транзистор д, в результате чего последний перестает шунтировать триггер, а импульс с клеммы 1 Ь (1 Ь) опрокидывает триггер в новое устойчивое состояние, при котором транзистор 1 будет закрыт, а транзистор 2 открыт,1 аким образом, при совпадении входных импульсов по времени с выхода 17 получим положительный скачок напряжения (выход ДА), а с выхода 16 - отрицательный скачок напряжения (выход НЕ 1). Возврат схемы И в исходное состояние возможен только после прекращения действия импульса на входе клеммы 14, т, е, когда транзистор 8 отпирается и начинает снова шунтировать плечо триггера, Это отличает описываемую схему от известных схем И, в которых возврат в исходное состояние осуществляется при исчезновении сигнала с любого из его входов.Для осуществления логической операции,ИЛИ на схеме соединяются клеммы 7 и 19.В качестве входов используются клеммы 14 и 15, выходной сигнал снимается с клеммы 7.Гри таком включении транзисторы 3 и 1 работают как усилительные каскады с общей коллекторной нагрузкой 20. При поступлении сигнала на любой из указанных входов на клемме 17 появится ответственный сигнал.Операция НЕ осуществляется каскадом,выполненным на транзисторе 1, который представляет собой запертый усилитель. Входной .сигнал подается на клемму 15, выходной сиг.нал обратной полярности снимается с клем.мы 17.Схема НЕТ создается замыканием клемм8 - И. Для селектируемого импульса используется клемма 1 б или 15, для запрещающего - клемма 14.Рассмотрим исходное состояние клеммы приотсутствии входных импульсов.При включении питающего напряжения Етранзистор 3 закрывается и не влияет на ра 4боту клеммы 7. После включения Е напряжение на обкладках конденсатора 21, а следовательно и на коллекторе транзистора 1 близкок нулю, Это приводит к тому, что напряжениена базе транзистора 2 будет много меньше, чемна базе транзистора 1, в результате чего транзистор 1 будет открыт, а транзистор 2 - закрыт. Такое состояние для схемы НЕТ будетисходным,10 При поступлении на клемму 15 (16) селектируемого импульса триггер опрокидывается.Ответный импульс можег быть снят с клеммы 17 (ДА) или 18 (НЕТ),1 В случае, когда одновременно с селектируемым импульсом на клемму 14 поступает запрещающий импульс, транзистор 3 под действием этого импульса открывается и шунтирует коллекторную .цепь транзистора 1. Поэтому селек тируемый импульс не вызывает опрокидывания триггера, т. е. на выход (клемму 17 и 18) он не проходит.Конденсатор 21 имеет небольшую (порядканескольких сот пикофарад) величину и на ско рость опрокидывания триггера влияет весьманезначительно.Схема ПАМЯТЬ аналогична схеме НЕТ,При этом запоминаемый импульс подается на клемму 15 или 1 б. Сброс может осуществлятьЗо ся подачей импульса на любой из входов схемы (клеммы 14, 15, 1 б).Предме изобретения35Универсальный логический элемент, содержащий два транзисторных инвертора, резисторы, коммутационные клеммы, отличающийся тем, что, с целью расширения функциональных 40 возможностей, он содержит конденсатор итранзисторный ключ, коллектор которого соединен с коллектором транзистора первого инвертора, с коммутационной клеммой и через резистор с базой транзистора второго инвер тора, эмиттеры транзисторов инверторов объединены, подключены к общей шине питания через резистор и через конденсатор - к другой коммутационной клемме,кто Изд.1540 Тираж 473 лам изобретений и открытий при Совете Москва, 7 К, Раушская наб., д. 4/5 Заказ 3642/16ЦНИИПИ Комитета п Составитель А. ФедороТехред Л. Евдонов Типография, пр. Сапунова, 2 Подписноенистров СССР