320054

320054 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических РеспубликЗасвисимое от авт. свидетельства031 с 19/ М1389147/18-24) Заявлено 25.Х 11.1969 с присоед ием заявк риорите Комитет по деламобретвниЯ и открытиЯри Совете МинистровСССР УДК 621.374.32(088 971. Бюллетень3описания 31.1.1972 Опубликовано 02 Дата опубликова Авторзобретен С. А, Бирюков явитель ВЕРТО На чертеже инвертора,При подаче входов многоэ ной инвертор транзистор 3 повторитель 4 Изобретение относится к области вычислительной техники, а именно к устройствам инверторов, построенных на интегральных схемах.Известны инверторы, содержащие входной многоэмиттерный транзистор, входной инвертор, выходной инвертирующий транзистор, выходной эмиттерный повторитель и диод, включенный в цепь эмиттера выходного эмиттерного повторителя.Однако эти инверторы требуют сравнительно высокое напряжение питания (5 в10%), необходимое для надежной работы в диапазоне температур от - 60 до +120 С.Для создания инвертора с пониженным напряжением питания и более высоким быстродействием из его схемы удален диод, между коллектором входного инвертора и базой выходного эмиттерного повторителя включен резистор, а к базе выходного эмиттерного повторителя подключен дополнительный эмиттер выходного инвертирующего транзистора. ведена схема описываемог низкого потенциала на один из миттерного транзистора 1, вход и выходной инвертирующий заперты, выходной эмиттерный отперт, и на выходе б инвертора присутствует высокий потенциал. При подаче на все входы транзистора 1 положительного потенциала, транзисторы 2 и 3 включены и насыщены, через дополнительный эмиттер б транзистора 3 течет ток в направлении, указанном стрелкой, что вызывает падение напряжения на резисторе 7, достаточное для надежного запирания транзистора 4. Резисторы 8, 9 и 10 служат для задания режима ин- О вертора по постоянному току; 11 и 12 - выводы для подачи питания на инвертор.Быстродействие предлагаемого инверторавыше вследствие того, что при сохранении потребляемой мощности и снижении напряже.5 ния питания величины резисторов схемыуменьшаются. Это снижает постоянные времени перезаряда емкостей схемы и, как следствие, длительность переходных процессов уменьшается.О Инвертор работает при более низком напряжении питания в связи с тем, что напряжение переключения описываемого инвертора такое же, как и у известных, и составляет при минус 60 величину порядка /п,р -- 1,8 в, Вы ходное напряжение закрытого инвертора в известных устройствах составляет при минус 60 величину С/=Е - 1,8 в, а предлагаемого - У=Е - 0,9 в, так как в описываемом инверторе отсутствует падение напря- О жения на диоде, имеющее место в схемах известных инверторов. Для обеспечения запаса помехоустойчивости необходимо, чтобы напряжение на выходе закрытого инвертора превышало напряжение переключения инвертора на величину допустимой помехи Увом. Общепринятая величина помехи для известных инверторов Рвом=0,9 в.7 вых7 пер+ 7 помИз условия (1) можно найти минимальное напряжение питания инвертора, Для схем известных инверторовЕ," ) 1,8+1,8+0,9=4,5 в. (2)Для описываемого инвертораЕмин 09+1 8+0,9=3,6 в. (3)Учитывая, что Е," =0,9 Е (при допуске на напряжение питания 10), получим номинальное значение напряжения питания для схем известных инверторов 5 в, для описываемой схемы - 4 в,3200544По данным автора схема надежно работаетв диапазоне температуре от - 60 С до +120 Спри напряжении питания 4 в+10,5 Предмет изобретенияИнвертор, содержащий выходной инвертнрующий транзистор, выходной эмиттерныйповторитель, входной инвертирующий транзистор, эмиттер которого подключен к базе вы 10 ходного инвертирующего транзистора, базакоторого подключена ко входу инвертора через входную логическую схему, выполненную,например, на многоэмиттерном транзисторе,причем коллектор выходного инвертирующего15 транзистора и эмиттер транзистора выходногоэмиттерного повторителя подключены к выходу инвертора, отличающийся тем, что, с цельюуменьшения величины напряжения питания иувеличения быстродействия инвертора, допол 20 нительный эмиттер выходного инвертирующего транзистора подключен к базе транзисторавыходного эмиттерного повторителя, котораячерез резистор подключена к коллектору входного инвертирующего транзистора,ипография, пр. Сапунова,Заказ 3832/7 Изд.1605 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб д. 4/5Т 2