Устройство управления запоминающил1 блоком

О П И С А Н И Е 318991ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваПК 6 11 с 7/О Заявлено 08.1.1 1396359/1 с присоединением заявкииоритетубликовапо 28.Х.1971. Бюллетеньта опубликования описания 6.1.1972 Комитет по деламобретений и открытийри Совете МинистровСССР УДК 681.32,6(088.8) Авторыизобретени Г. П. Шведов и В рожжино явител 1 туси 7лнО-, ц ТРОЙСТВО УПРАВЛЕНИЯ ЗАПОМ ЩИМ БЛО Изобретение может быть использовано для построения запоминающих устройств на полных токах, применяемых в системах передачи данных и в вычислительной технике,Известно устройство управления запоминающим блоком, которое содержит магнитный коммутатор с двумя тактовыми обмотками (обмотками переключения и многовитковыми распределяющими обмотками), четыре формирователя импульсов тока (два формирователя импульсов тока считывания и два формирователя импульсов тока подготовки записи), подключенные к началам соответствующих тактовых обмоток коммутатора. Недостатком известного устройства является то, что тип транзистора и схемная реализация формирователей тока считывания и подготовки записи устройства управления запоминающим блоком выбираются в зависимости от величины максимального напряжения, прикладываемого к переходам закрытых транзисторов во время формирования переднего фронта импульсов тока считывания,Целью предлагаемого изобретения является упрощение устройства и повышение его надежности, Для этого в предлагаемом устройстве имеется только три формирователя вместо четырех в прототипе. Два формирователя, каждый из которых формирует и ток считывания и ток подготовки записи, подключены коллекторами транзисторов к началам соответствующих тактовых обмоток коммутатора, а эмиттерами - к общему резистору обратной связи, ко второму выводу которого и базам транзисторов подключены кремниевые стабилитро ны в прямом направлении, Третий формирователь подключен коллектором транзистора к источнику питания, а эмиттером - к резистору обратной связи, второй вывод которого подключен к эмиттерам транзисторов первого и О второго формирователей и стабплитрону, который подключается вторым выводом к базе транзистора третьего формирователя в прямом направлении.Формирование импульса тока подготовки за писи, амплитуда которого меньше амплитудыимпульса тока считывания, производится путем создания на резисторе обратной связи первых двух формирователей дополнительного напряжения с помощью импульса тока, сформи рованного третьим формирователем.На фиг. 1 приведена схема устройства; нафиг. 2 - временная диаграмма работы устройства управления запоминающим блоком.Устройство содержит формирователь 1 тока 25 считывания и подготовки записи со входом 2,кремниевым стабилитроном,т и резистором 4 отрицательной обратной связи; формирователь 5 тока считывания и подготовки записи со входом 6, кремниевым стабилитроном 7; ЗО формирователь 8 тока управления со входом9, кремниевым стабилптроном 10 и рези3стором 11; первую тактову ю обмотку 12, вторую тактовую обмотку 13, обмотки 14 переключения, распределительные обмотки 15, разделительные диоды 16, матрицу памяти 17 с числовой организацией, сердечники 18, 19, 20, , п первого такта, сердечники 21, 22, , и - 1, а+1 второго такта.На дидгрвмме приняты следующие обозначения: а - напря кение сигнала управления на входе 2; б - напряжение сигнала управления на входе б; в - напряжение сигнала управления на входе 9; г - форма импульсов тока считывания и подготовки записи в первой тактовой обмотке 12; д - форма импульсов тока считывания и подготовки записи во второй тактовой обмотке 13; е - форма импульсов тока в коллекторной цепи формирователя 8.Устройство работает следующим образом.Пусть сердечники 18, 19, , и - 1, а перемагничены в состояние О, а сердечник и+1 - в состояние 1 импульсом тока, прошедшим по шине начальной установки, которая для упрощения описания работы устройства на фиг. 1 не показана, Сигнал управления, поданный на вход 2, создает на кремниевом стабилитроне 3 практически постоянное напряжение управления транзистором формирователя 1, под действием которого последний открывается, и ток эмиттера, проходя через резистор 4, создаег на нем напряжение обратной связи. В зависимости от результирующего напряжения на переходе база - эмиттер рабочая точка транзис.тора формирователя 1 будет находиться в активной области, Необходимый коллекторный ток - ток в первой тактовой обмотке - регулируется подбором величины сопротивления резистора 4.При изменении амплитуды входного сигнала, поступающего на вход 2, падение напряжения на стабилитроне 3 будет оставаться практически постоянным, так как вольт-амперная характеристика стабилитрона, начиная с некоторого значения протекающего тока, параллельна оси токов. Следовательно, коллекторный ток транзистора формирователя 1 будег оставаться практически постоянным при колебаниях входного сигнала в широких пределах.Импульс тока, сформированный формирователем 1, проходит по первой тактовой обмотке 12, обмотке 14 переключения сердечника 18, переводя его в состояние 1, распределительной обмотке 15 сердечника а+1 и через диод 16 и выбранную адресную шину матрицы памяти 17 - к источнику питания Е, При этом по маловитковым обмоткам 14 переключения сердечников 19, 20, , а и распределительным обмоткам 15 сердечников 21, 22, , и - 1 протекают незначительные токи помех. Сердечни-.ки 19, 20, , а не изменяют своего состояния О.Во время формирования импульса тока подготовки записи сигналы управления одновременно подаются на вход 2 и вход 9, под действием которых открываются соответственно транзисторы формирователей 1 и 8, Импульс 5 10 15 20 25 30 35 40 45 50 55 60 65 тока, сформированный формирователем 8, проходит по резистору 4, увеличивая падение напряжения на нем. Под действием меньшего, чем во время формирования импульса тока считывания, результирующего напряжения на переходе база - эмиттер транзистора формирователя 1, уменьшается коллекторный ток последнегого.Лмплитуда импульса тока подготовки записи регулируется изменением напряжения на резисторе 4, что может быть достигнуто или изменением тока формирователем 8 с помощью изменения величины сопротивления резистора 11 или путем выполнения резистора 4 из двух резисторов с различными величинами сопротивлений, а импульс тока формирователя 8 подавать в точку соединения этих двух резисторов. Импульс тока подготовки записи, сформированный формирователем 1, подтверждает состояние 1 в сердечнике 18, проходит по той же адресной шине матрицы памяти 17, что и предшествующий ему импульс тока считывания. В невыбранных числах матрицы памяти 17 протекает незначительные токи помех, так как сердечники 21, 22, ., и - 1 вновь оказывают большое сопротивление протекающим токам.Импульсы тока, сформированные формирователем 1, подготавливают выборку следун)- щей адресной шины, так как сердечник 18 находится в состоянии 1, а сердечники 19, 20,и - в состоянии О. Во время формирования импульса тока считывания второго такта сигнал управления подается только на вход 6, под действием которого на стабилитроне 7 создается напряжение, открывающее транзистор формирователя 5. Эмиттерный ток создает на резисторе 4 напряжение обратной связи, которое вычитастся из напряжения на стабилитроне 7. Под действием результирующего напряжения на переходе база - эмиттер транзистора формирователя 5 последний открывается, и во второй тактовой обмотке 13 протекает импульс тока считывания, амплитуда которого близка к амплитуде импульса тока считывания, сформированного формирователем 1. Так как считывание и запись информации в запоминающие элементы матрицы памяти 17 производится токами, не ограниченными по амплитуде сверху, отличие в амплитудах импульсов тока, сформированных формирователями 1 и 5, из-за технологического разброса параметров транзисторов является несущественным. Импульс тока, сформированный формирователем 5, проходит по второй тактовой обмотке 13, переводя сердечники 22, ., а - 1, и+1 в состояние О, по обмотке 14 сердечника 21, перемагничивая его в состояние 1, по обмотке 15 сердечника 18, которая не оказывает сопротивления протекающему току; через диод 16 и выбранную адресную шину матрицы памяти 17 - к источнику питания Еп,.Во время формирования импульса тока под. готовки записи сигналы управления подаются одновременно на вход б и вход 9, под дейст318991 Изд, Мо 1525 Подписное а по делам изобретений овете Минисгров СССР Министров СССР аугпская наб., д. 45Заказ 3834/16Тираж 473ЦНИИПИ Комитеи открытий при Спри СоветеМосква, Ж,Фиг, 2 Типография, пр. Сапунова,вием которых открываются соответственно транзисторы формирователей 5 и 8, Импульс тока, сформированный формирователем 8, проходит по резистору 4, увеличивая падение напряжения на нем, вследствие чего результирующее напряжение на переходе база - эмиттер транзистора формирователя 5 уменьшается и, следовательно, уменьшается коллекторный ток последнего. Импульс тока подготовки записи проходит по тому же выбранному числу матрицы памяти 17. Токи помех, протекающие по многовитковым обмоткам 15 сердечников 19, 20 п, перемагничивают их дальше по петле гистерезиса в состояние, близкое к 1. Сер. дечник 21, находясь в состоянии 1, подготовлен для выбора следующего адреса током формирователя 1.Далее снова на вход 2 поступает сигнал управления, Импульс тока считывания, сформированный формирователем 1, проходит по тактовой обмотке 12, перемагничивая сердечники 18, 20, , гг в состояние 0; по обмотке 14 сердечника 19, перемагничивая его в состояние 1, по обмотке 15 сердечника 21; через диод 1 б и новое выбранное число матрицы памяти 17 - к источнику Епи Лналогично производится выборка остальных адресов матрицы памяти 17.Предмет изобретения5Устройство управления запоминающим блоком на полных токах, содержащее магнитный коммутатор, два формирователя токов считывания н подготовки записи, транзисторы кото рых коллекторами подключены к началам тактовых обмоток, а эмиттерами - к общему резистору обратной связи, ко второму выводу которого и базам транзисторов подключены кремниевые стабилитроны в прямом направлении, отличагощеася тем, что, с целью его упрощения и повышения его надежности, оно содержит дополнительный формирователь, содержащий транзистор, подключенный коллектором к минусу источника питания, эмитте ром - к первому выводу резистора обратнойсвязи, а между базой транзистора и точкой соединения второго вывода резистора обратной связи этого формирователя с эмиттерами транзисторов формирователей импульсов тока счи тывания и подготовки записи включен кремниевый стабилитрон в прямом направлении. Составитель В. Г, Привалов едактор Н. Белявская Текрсд Т, Усков Корректоры; А. Васильева и Е. Усова