Устройство контроля информации

Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 22 ЛЧ.1968 ( 123631с присоединением заявки8-24 6 061 1 ИО иоритет Комитет по делам изобретений и отнрыти при Совете Министров СССРК 681.327,17(088.8) Опубликовано 28.Х.1971. Бюллетень32 Дата опубликования описания 17.Х 11.1971 Авторыизобретения. Меркуль и И, М. Васильев 1.О 1, 11 1м1 1 Я п 1 - 1 ЛБ аявитель гГ СТРОЙСТВО КОНТР НфОРМАЦИИ 2 Изобретение относится к области вычислительной техники и может быть использовано при проектировании внешних устройств цифровых вычислительных машин, имеющих буферное запоминающее устройство.В настоящее время внешние устройства вычислительной техники имеют буферные запоминающие устройства, запись и считывание информации в которых осуществляются в параллельном посимвольном коде, когда каждому символу информации отводится адресная ячейка памяти. Применение буферных запоминающих устройств с параллельным посимвольным хранением информации вызвано экономичностью построения адресной системы при использовании принципа выборки совпадением полутоков и схемы записи считывания информации при малом количестве разрядов символа. При считывании информации с буферного запоминающего устройства в некоторых случаях приходится формировать строку (позицию) информации, в которую входит информация одного разряда всех символов. Сформированная строка информации при помощи усилителей включает электромагниты печати или перфорации. Для контроля хранения информации в буферном запоминающем устройстве используются схемы контроля символа считанной информации по нечету, Контроль по нечету осуществляется при помощи регистра считанного символа с дешифратором четности, выходы которого объединяются сборкой. Для возможности контроля информации по нечету код символа 5 имеет избыточный контрольный разряд, до.полняющий количество единиц в коде символа до нечетного.На чертеже изображена блок-схема предложенного устройства контроля информации.0 Для упрощения чертежа представлена схемачтения - записи четырехразрядного буферного запоминающего устройства,На схеме изображены: счетчик позиций, со.стоящий из триггеров 1, 2, выходы которых 5 соединяются со входами дешифратора счетчика позиций 3; усилители считывания 4, вхо.ды которых соединены с обмотками считывания б матриц магнитного куба, выходы усилителей считывания соединяются со входами 0 сборки б формирователей записи 7 и со входами позиционных схем совпадения 8, на вто.рые входы которых подаются соответствующие выходы дешифратора позиций 8; выходы позиционных схем совпадения 8 объединяют ся при помощи сборки 9; одноразрядный сум.матор 10, входы которого соединяются с вы ходом сборки 9 и выходом усилителя 4 контрольного разряда; схема совпадения 11, фиксирующая сбой, входы схемы 11 соединяются о с выходом дешифратора 8 последней пози.ции; на сборку б контрольного разряда подключается единичный выход сумматора 10; к выходам формирователей записи 7 подключаются обмотки запрета 12 соответствующих матриц магнитного куба,Контроль считанной информации по нечету в предложенном устройстве основан на принципе последовательного сложения кодов различных разрядов символа с содержимым контрольного разряда этого символа. Так как количество единиц в коде символа, включающем и контрольный разряд, должно быть нечетным, то в результате суммирования информации последнего разряда с содержимым контрольного разряда в сумматоре 10 должен устанавливаться код единицы; в случае, если в сумматоре 10 окажется код нуля, то необходимо выработать сбой. Анализ содержимого сумматора 10 в конце суммирования производится при помощи схемы совпадения 11.Схема работает следующим образом.В такте чтения информация, считанная из магнитного куба, воспринимается усилителями считывания 4, сигналами с выхода которых возбуждаются сборки 6 приема инфор.мации на формирователи записи 7, Код информации, считанной с контрольного разряда, через усилитель считывания 4 поступает на вход одноразрядного сумматора 10. В случае совпадения на схемах 8 единичных сигналов с усилителей считывания 4 и дешифратора счетчика позиций 3 на выходе сборки 9 появится сигнал, который поступает на сумматор 10. С выхода сумматора информация через схему сборки 6 поступает на вход формирователя записи 7 контрольного разряда.Таким образом, в сердечниках контрольного разряда записывается результат суммирования информации контрольного разряда с информацией, считанной с разрядных матриц.При помощи схемы 11 производится анализ состояния сумматора О при суммирова.10 нии кода контрольного разряда с кодом последнего разряда символа. Предмет изобретения 15Устройство контроля информации, содержащее блок записи - считывания буферного запоминающего устройства, дешифратор счетчика позиций, позиционные схемы совпа дения, входы которых подключены к выходамсоответствующих усилителей считывания и дешифратора счетчика позиций, и схему ИЛИ, входы которой соединены с выходами позиционных схем совпадения, отличаю иееся тем, что, с целью упрощения устройства, выход схемы ИЛИ соединен с первым входом одноразрядного сумматора, второй вход одноразрядного сумматора подключен к выходу усилителя считывания контрольного 30 разряда, а выходы сумматора соединены соответственно со входом формирователя записи контрольного разряда и входом схемы И, второй вход которой соединен с выходом деш ифр атор а последней позиции.Составитель В. М, Шумский Редактор Б. С, Нанкина Техред 3. Н, Тараненко Корректоры: Л. В. Орло и Е. И. Усо аказ 3542/15 Изд.1498 Тираж 473 Подписное ЦНИИПИ Комитета по девам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб д. 4/5 Типография, пр. Сапунова,