314205

3 4205 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Оеюа Соеетских Содиалистических Республикависимое от авт. свидетельства Хо -МПК 6 001 7,)2 Ле 1328890 18-24) 55 влсцо 08.Ч.1969 прпсосдппсцпсм з 5 В КИ,ХО Немитет по делам зобретений и открытий.Х 11.197 оппсацця Авторыпооретеппи М. М. Сухомлинов, Н. К. Ферецец, Э. Л. Оцищецко, В. Л, Ба 1)ац Заявите ститут автома) ик СТ 1)ОЙСТВО ДЛЯ УМНОЖЕ И ЕЛЕ Изобретение относится к вычР 5 слительо технике и может быть использовацо в спсциализироваццых цифровых вычислительцых устройствах для выполцеция операции умпожеция и деления.В известных цифровых ацалогах используются рсгР 5 стры и счетчР 5 к 55, выполцеццыс таким образо)5, что для храцспия одного бита ипформации требуется одип физический двоичный элемент. Объем оборудоваиия в таких цифроаналоговых вычпслительцых устройсгвах резко увеличивается с увеличением числа разрядов. Это снижает технические и экономические показатели указанных цпфроацалоговых вычислительцых устройств и ограц- чпвает область их распространения в автомцтизироваццых системах управлецпя,Цель изобрете)ция - ооеспечить выполцеИР 5 с операцРй у)5 цожеция и делеция чисел (при поступлении унитарного кода) ца динамкоческих регистрах и счетчиках, в которых количество оборудования це зависит от разрядцости чисел, а также обеспечить более высокие техпико-экопо)555 ческис показатели и алгоритмические возмо)кцости по сравцецпо с известными устройствами.Указанная цель достигается за счет того, что устройство допог 5 пительРо содержит триггер, схему совпадецР 5 я, вычислительный элемент и ключпричем выход вычислительцогз элемента соедшюц через первый триггер со входом первой схемы совпадспця, выход которой соедицсц со входом су5 атора первого счетчика-регистра, другоп выход ,вычисли 5 тельного элемента через вторую схему совпадения соедпцсц со входом сумматора второго счетчика-регистра, выход псрвого счст- Рка-регистра подключсп к перво зажиму кл 5 оча, выход второго счетчика-регистраи )10 второму зажиму кл 5 о 15 а, выходной зажим которого по;ключе: через третью схему совпадения ко входу, второго триггера, выход ко торого соединен со входом вычцслптсльцогоэлемента,й Схема умножения составлена а базе вычислптельцого элемецта для цифровых вычислительцых устропств. Вычислптельпый элсмецт, построенный ца использовании свойств двопчцых счетчиков изменять зцачецис содср)кпмого счетчика цз 0 в 1 только в одном первом значащем разряде, позволяет примсцц).вместо статР ескпх регистров п счетчиков -- дицамичсские с количеством оборудования в цих, цс зависящ;м от разрядпостп чисел.Сэкращецпс количества оборудования всхеме умцожеция повышает также сс технико-экоцомичеспкпе показатели.Блэк-схесма устройства для выполпсппяопсраций 1)по)ксппя ц дсл спи 5 показа па и 30 ертсже3Схема содержит вычс,(нтельын э,(сст, состоящий из регистра 1 (собранного на магнитострикционцо 1 линии задержки 2 и схеме сов(падения 3), счетчика 4, (собранного на магнитострикционной линии задержки 5, сумматоре 6 и схеме совпадения 7), схемы выделения выходных сигналов, собранной на триггере 8 и схеме совпадения 9, Кроме того, в состав устройства умножения и деления входит счетчик-регистр 10, собранный на линии задержки 11, суммато(ре 12 и схема совпадения 18, схема занесения в счетчик-регистр 10, собранная на триггере 14 и схеме совпадения, 15, счетчик-регистр 16, собранный па линии задержки 17, сум(маторе 18, схемах совпадения 19, 20, 21 и триггере 22.Перед выполением операции умножения переключатель К устанавливаетеся в положение 1, в регистр 1 через схему совпадения 3 заносится один из сомножителей (Х). Второй сомножитель (У) в дополнительном коде заносится через схему 19 в счетчик-регистр 16. После занесения сомножителей потенциалом длительности цикла вычислений разрешается счет импульсов ТИ(, поступающих в счетчик 4 через схему совпадения 7. Потенциалы с выходов редистра 1, счетчика 4 и триггера 8 подаются на вход схемы 9, При совпадении низких уровней (кодов единиц) этих сигналов па ее выходе также появляются сигналы, количество которых равно числу, занесенному в регистр 1. Сигналы, перехода с выхода схемы 9 поступают па вход сумматора 12 и через схемы 14 и 15 заносятся в регистр 10.Схема 9 пропускает только первый значащии разряд содержимого счетчика 4, так как этим же сигналом триггер 8 переводится в единичное состояние и его потенциалом за,прещается образование сигналов на выходе схемы 9 до установки триггера 8 в нуль очередным сигналом ТИ поступающим перед каждым ТИ. На выходе схемы 9 младшие разря(ды счетчика 4 клапанируются старшими разрядами регистра 1. В результате при занесении кода 1 в первый разряд регистра па выходе схемы 9 появляется один импульс перехода за полнып цикл работы счетчика, при занесении кола 1 во второй разряд - два импульса, в третий разряд - четыре импульса, в четвертый разряд - восемь импульсов и т. д. При одновременном занесении кодов единиц во все разряды регистра 1 количество импульсов перехода на выходе схемы 9 за один цикл работы счетчика равно сумме им(пульсов перехода по каждому разряду. Если в каком-либо разряде регистра 1 содержится код 0, то потенциалом этого кода запрещается образование сигналов по данному разряду на выходе схемы 9.Сигналы на выходе схемы 9 появляются во время следования любого из разрядов регистра 1 и счетчика 4, а на вход сумматора 12 они должны поступать как первый младший разряд. Для выполнения этого требования введен триггер 11, который запомгиает сигналы, поступгпошс с вь(хола схемы 9 в течение 1)е с(слоцанну(,обо р 3 Д(д и зсс:( этот сигнал заносится тактирующим импул.- сом ТИ через схему 15 в сумматор 12 в качестве младшего разряда. Этим же импульсом ТИ триггер 14 возвращается в исходное положение.Сигналы, переполнения счетчика 4 послекаждого ци(кла его работы заносятся через схему 20 по потенциалу Р,разряда в счето чик-регистр 16 и вычитаются из его содержимого. Это происходит до тех пор пока содержимое счетчика-рег(стра 16 не станет равным нупо, т, е. через У циклов работы счетчика -1.После этого сигналом переполнения с выхода сумматора 18 через схему 21 и триггср 22 запрещается поступление тактру(ощих импульсов ТИ в счетчик 4, и процесс умножения заканчивается. Таким образом, сомножитель Х из регистра 1 заносится У раз в счетчик-регистр 10, в результате в нем образуется произведение сомножителей Х У. Врем я в- полнения операции умножения двух чисс, равно У циклам работы счетчика 4.При выполнении операции деления перси;початель К устанавливается в положение 2, а в регистр 1 через схему совпадения 8 заносится делитель Х. Делимое У в допол(п(- тельпох коде заносится через схему 1,3 в счетчик-регистр 10. Г 1 ослс запесс(шя делителя и делимого потенциалом длительности цикла вычислений разрешается счет импульсов ТИ, поступающих в счетчик 4 через схему сов:(адения 7. По сигналам счета делитель в унита(рох коде поступает в счетчик-регистр 10 и складывается (фактически вычитается) с дополнительным кодом делимого, За один цикл работы счетчика 4 происходит одно вычитание делителя из делимого. Сигнал переполнения счетчика 4 после завершения цикла работы заносится через схему 20 по потенциалу Р,.(разряда в счетчик-регистр 16. Этот процесс продолжается до тех пор, пока содержимое счетчика-регистра 10 пе станет равным нулю. Очевидно это произойдет тогда, когда в счетчик-регистр 10 поступит число импульсов, равное У. В этом случае число вычитаний делителя из делимого будет равно пх (астному.,После этого сигналом переполнения с выхода сумматора 12 через схему 21 и триггер 22 запрещается поступление тактирующих им(пульсов ТИ, в счетчик 4 и процесс леле(п( заканчивается.В счетчике-регистре 16 фиксируются сиг алы переполнения после каждого числа выи Учислении, число которых равно частномуВремя выполнения операции деления равно циклам работы счетчика 4.Предмет изобретенияУстройство для умножения и деления, со.держащее счетчики-регистры, каждый из которых состоит из сумматора, линии задержки и схемы совпадения, триггер и две схемы сов.падения, отлчаюшеео тем, что, с целью рас3 420 о Заюыюгф 7 С осгавитсл 1 И. ДолгуисвТсхрсд Т. П. К 1 рилко дактор ррск р, Л. В. Орлова 1 Т. А. Бабакина.Загорскя тип цнрсння функнн 1 г н 1 х в 1 змЖносгс 11 устроцства, оно донолнтсльно содержит триггер, схему совпадения, вычислительный элемент и ключ, причем выход вычислительного элемента соединен через первый триггер со входом первой схемы совпадения, выход которой соединен со входом сумматора первого счетчика-регистра, другон выход вычислительного элемента чсрсз вторую схему совпадения соедннссо вх,1 ч сучч;1 Ор;1:трого счсг н 1 ки. РСГ 1 СТР 11, НЫ ОД 1 СР БОГО ."СТЧ 11 К 1 РСГ 11 СТР 11 нОдключсн к первому зажн.1 у 1.люча, выход второго счетнка-регистра - ко вгором заи(из 1,л юча, вы ходи ОЙ зажим котороГО подк л 10 ч е 11 ч е р е 3 т р с т ь 10 с х с м х с О в п 11 де и и я к О входу второго триггера, вхтод которого соединен со входом вычислительного элемента,1 ирая; оОО Подписан. и нкрыт; ири Соистс Л 1 иистро ССС угиская ии, гь5ография