Аналого-дискретный коррелятор

29 О 291 Союз Советских Социалистических Республиквидетельства М ависимое от МПК б 06 о 7 9 ( 1345330/18-2 аявлено 08 ХИ. явки Ъо с присоединение риоритет омитет по дела зобретений и открыт при Совете МинистреСССР публиковано 22,ХИ,197 ДК 633.9.083.92(0 О. Бюллетень хЪ 2 за 1971 сания 15.11.1971а опубликования Авторыизобрете ышнай ь и т Б В. А, Тихонов, Ю, П. Юрченко и В. летия Офирюции Киевский политехническии институт имени Октябрьской социалистической р витель ЛОГО-ДИСКРЕТНЫЙ КОРРЕЛЯТОР товысиь точсляторов, 3 Изобретение относится к области вычислительной техники и предназначено для определения коореляционной функццц стационарных случайных процессов,Известный аналого-дискретный коррелятор, содержащий аналоговое запоминающее устройство, множительное устройство и интегратор, не позволяет получить заданную статистическую погрешность при минимальном интервале наблюдения.Предложенное устройство отличается тем, что между множительным устройством и многоканальным аналого-дискретным интегратором подключен блок коэффициентов; между блоком задания допустимои ошибки и накопительной ячейкой включен элемент сравнения, вход накопительной ячейки соединен с выходом блока коэффициентов, сигнальные входы первого коммутатора подключены к выходам упомянутого интегратора и аналогового запоминающего устройства, выход первого коммутатора соединен с первым входом множительного устройства; сигнальные входы второго коммутатора соединены с выходами упомянутого интегратора и аналогового запоминающего элемента, а выход второго коммутатора подключен ко второму входу множительного устройства,Такое выполнение позволяетность аналого-дискретных корр На чертеже изображена блок-схема описываемого коррелятора.Аналоговое запоминающее устройство (блок 1) ц аналоговый запоминающий элемент (блок 2) через коммутаторы 3 и 4 подключены ко входам множительного устройства 5. Выход множительного устройства через блок коэффициентов 6, представляющий собой секционцрованный делитель с отводами и коммутатором, соединен со входом многоканального аналого-дискретного интегратора 7. Между выходом и входом интегратора 7 включен блок перезаписи 8, позволяющий изменять масштаб величин, хранимых в интеграторе 7. Блок перезаписи построен аналогично элементу 2 с той разницей, что обеспечивает регулируемый коэффициент передачи. Выод блока 9 задавания допустимой ошибки соединен с первым входом элемента сравнения 10, второй вход элемента сравнения подключен к выходу накопительной ячейки 11. Вход накопптельноц ячейки 11 соединен с вь 1 ходом блока коэффициентов б. Сигнальные входы первого коммутатора Л подключены к выходам интегратора 7 ц аналогового запоминающего устройства 1, Выход коммутатора 3 соединен с перовым входом множительного устройства а, сигнальные входы коммутатора 4 соединены с выходами интегратора 7 и аналогового запоми290291 Предмет изобретения Составитель Полиевскнй Редактор Б. С. Нанкина Техред Т. П, Курилко Корректор Т. А. ДжаманкулонаЗаказ 177/4 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр, Сапунова, 2 Аналого-дискретный коррелятор, содержащий аналоговое запоминающее устройство, аналоговый запоминающий элемент, множительное устройство, многоканальный аналого-,дискретный интегратор, блоки управления, перезаписи и задания допустимой ошибки, два коммутатора и накопительную ячейку, отличаюиийся тем, что, с целью обеспечения заданной статистической погрешности при минимальном времени измерения, между множительным устройством и интегратором подключен блок коэффициентов, между блоком задания допустимой ошибки и накопительной ячейкой включен элемент сравнс 1 шя, вход накопительной ячейки соединен с выходом блока коэффициентов, сигнальные входы 5 первого коммутатора подключены к Выходаминтегратора и аналогового запоминающего устройства, выход первого коммутатора соединен с первых входом множительного устройства, сигнальные входы второго коммута О тора соединены с выкодамп интегратора ианалогового запоминающего элемента, выход второго коммутатора подключен ко второму входу множительного устройства.