Устройство для запоминания, последовательногобь1

О Л И С А Н И Е 28535ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Соеетскиз Социалистическиз РеспубликЗависимое от авт. свидетельствал. 42 пт", 7/3 969 ( 1337760/8-24) аяцлецо присоединением заявкиКомитет по делам МПК т.т 061 у(38УДК 681,325.55(088 иорит изобретении и при Совете М СССРоткрытийиистров Опубликовано 29,Х.1970. Бюллетень М 33 Дата опубликования опцсашгя 25.Х 1.1970 Авторызобретецця узовкина и 1 О, В. Ковачич титут автоматики и телемеханики (технической кибернетики аявитель УСТРОИСТВО ДЛЯ ЗАПОМИНАНИЯ, ПОСЛЕДОВАТЕЛЬНО ВЬ 1 ПОЛНЕНИЯ ОПЕРАЦИИ СЛОЖЕНИЯ, ВЫЧИТЛНИЯ И СЧЕТА ИМПУЛЬСОВ 2 ства для запоминания, по полнения операций сложесчета импульсов с десятнчм чисел, содсржащее тригсхемы И и ИЛИ.10 Известны устро следовательного в нця, вычитания и цым представлеци геры и логические есятична цифраолнительиь з 10 и ко 0 0000 1 0000 0 1000 1 1000 0 ПОО 1 ПОО 0 П 10 1 1110 0 Ш 1 1 1111 1 1 П 1 0 П 11 1 ОП 1 0 ОП 1 1 0011 0 00111 0001 0 0001 1 0000 0 0000 5 6 Настоящее изобретение относится к вычилительной технике и, в частности, к постронию арифметических устройств. Эти устройства довольно сложны.Предлагаемое устройство отличается от известных тем, что схемы И на входе триггеров разрядов с одинаковым весом соединены через схему ИЛИ с шиной ввода этих разрядов, второй вход первой схемы И связан с шиной сигнала выполнения операции, а вторые входы остальных схем И - с единичным выходом предшествующего триггера, причем единичный выход каждого триггера раз рядов с одинаковым весом подключен к соответствующему входу пятивходовой схемы И, пятый вход которой соединен через схему ИЛИ с шиной ввода разрядов, а выход пятивходовой схемы И соединен с нулевыми 25 входами триггеров с одинаковым весом и с шиной переноса в следующую декаду; второй вход схемы ИЛИ подключен через дифференцирующую цепочку к выходу триггера разрядов с весом 1, счетный вход которого сое дицец с шиной ввода переноса цз младшей декады и разряда с весом 1,Это позволяет упростить устройство, Схема устройства показана ца чертеже,где 1 - пятивходовая логическая схема 1 Л; 2 - триггер разряда с весом 1; т - триггсры разрядов с весом 2; 4 - двухвходовыслогичссцс схемы 11; 5 - логическая схема ИЛИ; б - днфференцирующая цепочка; 7 - цаца ввода переноса ц разряда с весом 1;8 - шина сигнала о выполнении операции; 9 - шина ввода разрядов с весом 2; 10 - шина переноса в следующую декаду, Для выполнения спераций применяется прямой код десятичцых чисел н дополнительный (до 9) код, который используется при вычитании (см. таблицу).5 10 15 го г 5 Зо 35 40 45 50 55 Разряды числа поступают в устройство последовательно во времени, причем разряд с весом 1 - по одной шине, а разряды с весом 2 - по другой с устройства, преобразующего параллельный код в последовательный. Разряды с постоянным весом при сложении подаются вперед разрядами, расположенными слева, при вычитании - вперед разрядами, расположенными справа,Устройство работает следующим образом.В первый такт на счетный вход триггера 2, запоминающего разряд с весом 1 первого слагаемого (или суммы), поступает сигнал переноса. Если первое слагаемое четно, то триггер 2 находится в нулевом состоянии и приходящий импульс перебрасывает его в противоположное состояние, Если же первое слагаемое нечетно, то триггер 2 из единичного состояния перебрасывается в нулевое. На его выходе после дифференцирующей цепочки б возникает импульс, который через схему б ИЛИ поступает на вход каждой входной схемы 4 И, но проходит на единичный вход триггера, у которого на втором входе схемы И есть разрешение от соседнего триггера, или на самую левую схему Л с шины 8 Сигнала выполнения операций, т. е. сигнал поступает на все триггеры, находящиеся в единичном состоянии, и один триггер в нулевом состоянии, левее которого находятся все триггеры в единичном состоянии, а справа - в нулевом, и устанавливает этот триггер в единичное состояние. Если все триггеры с раздельными входами находятся в нулевом состоянии, то в единичное состояние устанавливается только самый левый из этих триггеров.В следующий такт на счетный вход триггера поступает сигнал (О или 1) разряда с весом 1 второго слагаемого. Последовательность срабатывания схем та же, что и в первом такте,В третий такт на шину 9 поступает первый из разрядов с одинаковым весом: если он равен О, то состояние триггеров не изменяется, если же он равен 1, то этот сигнал через схему ИЛИ и через открытую схему И проходит на самый левый триггер, находящийся в нулевом состоянии, и устанавливает его в единичное состояние.В последующие такты (4, 5 и 6-й) поступают остальные разряды второго слагаемого,Если к моменту какого-либо очередного такта все триггеры с раздельными входамн установлены в единичное состояние, то сигнал 1, приходящий в этот очередной такт по шине 9, приводит к срабатыванию пятпвходовой схемы И, сигнал с которой устанавливает все трпггеры с раздельными входами в нулевое состояние и одновременно поступает на шину переноса 10.В следующий такт, если по шине 9 снова приходит единичный сигнал, то он устанавливает в единичное состояние самый левый из триггеров, (т. к, срабатывает только схема И, на втором входе которой есть сигнал Выполнить операцию). 1 х моменту окончания шестого такта на триггерах представлено значение суммы, и сигнал переноса послан в следующую декаду,При выполнении вычитания устройство работает аналогичным образом, только на входы поступает дополнительный код вычитаемого.Устройство работает как счетчик импульсов, если они поступают на шину 7, а на шину 9 не поступает ничего. Первый импульс установит триггер 2 в единичное состояние, следующий импульс переоросит его в нулевое состояние. Появившийся импульс с дифференцирующей цепочки установит первый из триггеров 3 в единичное состояние и так далее до прихода десятого импульса, который перебросит триггер со счетным входом и все триггеры с раздельными входами в нулевое состояние. На шине переноса появится сигнал переноса в следующую декаду. Предмет изобретения Устройство для запомпнанияпоследовательного выполнения операций сложения, вычитания и счета импульсов с десятичным представлением чисел, содержащее триггеры и логические схемы И и ИЛИ, отличающееся тем, что, с целью сокращения оборудования, схемы И на входе триггеров разрядов с одинаковым весом соединены через схему ИЛИ с шиной ввода этих разрядов, второй вход первой схемы И связан с шиной сигнала выполнения операции, а вторые входы остальных схем И - с единичным выходомредшествующего триггера, причем единичный выход каждого триггера разрядов с одинаковым весом подключен к соответствующему входу пятивходовой схемы И, пятый вход которой соединен через схему ИЛИ с шиной ввода разрядов, а выход пятивходовой схемы И соединен с нулевыми входами триггеров с одинаковым весом и с шиной переноса в следующую декаду; второй вход схемы ИЛИ подключен через дифференцирующую цепочку к выходу триггера разряда с весом 1, счетный вход которого соединен с шиной ввода переноса из младшей декады и разряда с весом 1.Заказ 3673/11 Тираж 480 Подписное ЦН 1 ИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5 Типография, пр, Сапунова, 2