Устройство для вычитания двух чист

.-.;1 Т -О.ДАЛНЬ 1 ЕСКЛйА т-.1бФдм,)тяиз, МБф 278221 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сева Сееетееи Социалистические РеспубликЗависимое от авт. свидетельстваЗаявлено 08."т 1.1969 ( 1328882/18-24) Кл. 42 тпа, 734 присоединением заявк 1 пк б 061 ЮВ / О Приоритет Опубликовано 05,И 11.1970. Бюллетень25 Комитетиаобретеии ткрыти УДК 621.314.572 (088.8) при Совете Министр СССРДата опубликования исания 5.Х 1.197 Ференец, Э. Л. Онищенко и В, Л, Барановститут автоматики явител ТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ ДВУХ ЧИС 2 ного кода, триггеры 7 и 8, схеения и инвертор 14,ением операции вычитания в схему 9 совпадения заносится теньшаемое заносится через стр 2. После занесения чисел ительности цикла вычислений решается счет импульсов ТИ 1, хода 1 б в счетчик 3 через схея, Потенциалы с выходов реа 3 и триггера 7 подаются на При совпадении низких уровиц) этих сигналов на выходе появляются сигналы, количевно числу, занесенному в рет перехода с выхода схемы 11 и схемы 12 и б поступают на 5 и складываются с содержи- В результате в нем образует- чисел. На входы 17 и 18 схем сигналы записи и стирания. Изобретение относится к области вычислительной техники и предназначено для выполнения операции вычитания чисел,Известно использование для выполнения операции вычитания цифро-аналоговых уст ройств, содержащих статические регистры и счетчики, объем оборудования в которых растет пропорционально увеличению числа разрядов.Предлагаемое устроиство отличается тем, 10 что в нем установлены регистры и счетчик динамического типа на магн линиях задержки с общей выходной цепью для выделения сигналов перехода из нуля в единицу во всех разрядах счетчика и схемой 15 управления процессом вычитания на динамическом счетчике, на вход которого подается унитарный код, а выход соединен со схемой выделения сигналов перехода из нуля в единицу. Эте позволяет уменьшить количество 20 оборудования. Для однократной передачи сигналов перехода по каждому разряду числа выход схемы выделения сигналов перехода соединен с логической схемой управления этого регистра через инвертор. 25Схема описываемого устройства изображена на чертеже.Оно содержиткполненные на ьзадержки, сумма бр 0 нпя дополнительмы 9 - 13 совпадПеред выполирегистр 1 черезвычитаемое. Ухсхему 13 в регипотенциалом длпо входу 15 разпоступающих с вму 10 совпаденигистра 1, счетчивход схемы 11.нси (кодов единсхемы 11 такжество которых рагистр 1. Сигнальчерез триггер 8вход сумматорамым регистра 2.ся разность двух9 и 13 подаются Схема 11 пропускщий разряд содержиэтим же сигналом, зтриггер 7 переводити его потенциалом зсигнала на выходетриггера 7 в нульпоступающим на вхо 3, вылиниях азова Авторызобретения М. М, Сухомлино ает только первыи значамого счетчика 3, так как адержанным на полтакта ся в единичное состояние апрещается образованиесхемы 11 до установки очередным сигналом ТИ 2 д 19 перед каждым ТИ 1Задержка на полтакта выполнена в самом триггере 7, Она необходима для пропускания только первого значащего разряда через схему 11 и установки триггера 7 в единичное состояние этим же сигналом. На входе схемы 5 11 младшие разряды счетчика 3 клапанируются старшими разрядами регистра 1. В результате при занесении в первый разряд регистра кода единиц на выходе схемы 11 появляется один импульс перехода за полный цикл 10 работы счетчика, при занесении кода единиц во второй разряд - два импульса, в третий - четыре импульса, в четвертый - восемь импульсов и т. д. При одновременном занесении кодов единиц во все разряды регистра 1 коли чество импульсов перехода на выходе схемы П за один цикл работы счетчика равно сумме импульсов перехода по каждому разряду. Если в каком-лиоо разряде регистра 1 содержится код нуля, то потенциалом этого кода 20 запрещается образование сигналов по данному разряду на выходе схемы 11.Сигналы на выходе схемы 11 могут появляться во время следования любого из разрядов регистра 1 и счетчика 8, а на вход сумма тора 5 они должны поступать как первый младший разряд и суммироваться с содержимым регистра 2, начиная с первого разряда. Для выполнения этого требования введен триггер 8, которыйзапоминает сигнал, поступаю щий в п-ом цикле вычислений в течение любого разряда с выхода схемы 11. Затем этот сигнал заносится тактирующим импульсом ТИ 2 через схемы 12 и 6 в сумматор 5 в качестве младшего разряда а+1-го цикла вычис лений. Этим же импульсом ТИ 2 триггер возвращается в исходное состояние через полтакта.Пунктирной линией на чертеже показан другой вариант выравнивания порядка сигна лов, поступающих с выхода схемы 11 на вход сумматора б для вычитания из содержимого регистра 2. При этом сигнал перехода по каждому разряду регистра 1 образуется только один раз, так как этот же сигнал проходит 45 через инвертор 14 на вход схемы 18 и стирает код единиц в данном разряде регистра 1. Поэтому следующие сигналы перехода в этом разряде на выход схемы вычислительного устройства не поступают. На выход схемы 11 поступают только первые сигналы перехода по каждому разряду и вычитаются из содержимого регистра 2, начиная с этого же разряда.В последнем случае не происходит преобразования содержимого регистра 1 в число импульсов, а осуществляется последовательная передача самого числа из регистра 1 в сумматор 5. При этом одноименные разряды регистра 1 и счетчика 8 клапанируются на входе схемы 11 и поступают на вход сумматора 5 младшими разрядами вперед,Сигналы с выхода схемы 11 подаются на вход сумматора Б в обход цепей триггера 8 и схемы 12, которые при этом варианте работы схемы оказываются лишними.Таким образом, предлагаемая схема позволяет производить вычитания чисел как с помощью передаваемого между регистрами числоимпульсного кода, так и путем передачи разрядов чисел в заданном коде. Предмет изобретения1, Устройство для вычитания двух чисел, содержащее два регистра, счетчик, два триггера, схему образования дополнительного кода и логические схемы управления, отличающееся тем, что, с целью уменьшения количества оборудования, в нем установлены регистры и счетчик динамического типа на магнитострикционных линиях задержки с общей выходной цепью для выделения сигналов перехода из нуля в единицу во всех разрядах счетчика и схемой управления процессом вычитания на динамическом сеетчике, на вход которого подается унитарный код, а выход соединен со схемой выделения сигналов перехода из нуля в единицу.2. Устройство по п. 1, отличающееся тем, что, с целью однократной передачи сигналов перехода по каждому разряду числа, выход схемы выделения сигналов перехода соединен с логической схемой управления этого регистра через инвертор.Составитель А. В, ВейцВ. Поздняк Техред А. А. Камышникова Корректор О, И. Ус Редакт ипография, пр. Сапунова, 2 каз 3207/13 Тираж 480 ПодписноеНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб д. 4/5