Аналоговое запоминающее устройство

п 9 тум б бяиотв 3 МБ р О П И С А Н И Е 22285ИЗОБРЕТЕНИЯ Союа Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства М Заявлено 10.И.1969 ( 1337665/18-24)с присоединением заявкиПриоритетОпубликовано 05 Х 111,1970, Бюллетень М 25Дата опубликования описания ЗО.Х.1970 л. 21 ат, 3 МПК 6 11 с 27 Комитет по деламобретений и открытийри Совете МинистровСССР К 681.337(088.8 Авторыизобретения М. Годик, Б, В. Болотов и О. В. Баба аявитель АЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ Настоящеети запомина Известно а изобретение относится к обласющих устройств.налоговое запоминающее устройство (АЗУ) с амплитудным представлением информации, содержащее магнитные аналоговые запоминающие элементы, компараторы, группы одноименных разрядных шин, подключенных к выходным шинам дешифратора адреса, схемы И и ИЛИ.Известное АЗУ имеет большой аппаратурный (схемный) объем и, следовательно, ма. лую надежность.Предлагаемое устройство отличается от известного тем, что в нем к каждой группе одноименных разрядных шин подсоединены че рез схемы И и ИЛИ магнитные аналоговые запоминающие элементы и компаратор.Это позволяет упростить устройство и повысить его надежность.На фиг. 1 изображена блок-схема предлага емого устройства; на фиг. 2 - принципиальная схема компаратора; на фиг. 3 - принципиальная схема магнитного аналогового запоминающего элемента.Описываемое устройство состоит из компа раторов 1, схем 2 И, магнитных аналоговых запоминающих элементов 3 (МАЗЭ), схем 4 ИЛИ, дешифратора 5 адреса. При этом элементы 3 и компараторы 1 подсоединены к выходам дешифратора 5 адреса посредством зо групп разрядных шин через схемы 2 И и схемы 4 ИЛИ.Компаратор служит для выделения разности напряжений, подаваемых на него (записываемого и запоминаемого), и формирования импульсов, амплитуда которых определяется этой разностью.Запись и считывание информации в АЗУ с многозначным амплитудным представлением информации в каждом разряде осуществляются одинаково.Рассмотрим работу первого разряда.На вход б компаратора 1 поступает величина кода первого разряда, Дешифратор 5 адреса формирует разрешающий потенциал на вход групп схем 2 И по шине, определяемой кодом адреса. Выходное напряжение с выхода 7 элемента 3 через одну из схем 2 И этой группы, схему 4 ИЛИ, объединяющую выходные напряжения всех элементов 3 данного разряда, поступает на вход 8 компаратора 1. На вход 9 поступает разрешающий потенциал запись.Пусть напряжение с выхода элемента 3 рав о О. Тогда транзистор 10 компаратора 1 отпирается разностью входного и нулевого напряженийПараллельно подключенный к цепи эмиттер-коллектор конденсатор начинает разряжаться. При отпертой схеме 11 И импульс 277851ное напряжение с генератора 12 через транзистор 13, схему 11 И, клемму 14 компаратора 1, отпертую схему 2 И, клемму 15 элемента 3 подается в управляющую обмотку 16,В зависимости от полярности входных напряжений на входах б и 8 компаратора открываются транзисторы 17 или 10. Следовательно, работает одна из обмоток элемента 3. Обратная цепь замыкается через клеммы 18 нли 19 элемента 3, схемы 2 И, схемы 4 ИЛИ и клеммы 20 или 21 компаратора,Таким образом, осуществляется подмагничивание или размагничивание управляющего сердечника элемента 3.Выходное напряжение, снимаемое с выхода 7 элемента 3, через схему 2 И, схему 4 ИЛИ поступает на вход 8 компаратора. При равенстве напряжений на входах транзисторов 10 и 17 импульсы на управляющей обмотке элемента 3 отсутствуют. Это соответствует режиму запоминания входного напряжения,Точность запоминания напряжения опрело.ляется чувствительностью схемы на транзисторах 10 и 17 (нуль-органа).Работа устройства при считывании напря жения из ячеек памяти аналогична работе призаписи за исключением того, что импульсы через транзистор 13 и схему 11 И не поступают, так как на вход 9 компаратора подан запрещающий потенциал.10Предмет изобретенияАналоговое запоминающее устройство самплитудным представлением информации, 15 содержащее магнитные аналоговые запоминающие элементы, компараторы, группы одноименных разрядных шин, подключенных к выходным шинам дешифратора адреса, схемы И и ИЛИ, отличающееся тем, что, с целью 20 упрощения устройства и повышения его надежности, к каждой группе одноименных разрядных шин подсоединены через схемы И и ИЛИ магнитные аналоговые запоминающие элементы и компаратор,Составитель В, Ф. Рудаковедактор Г. В. Поздняк Техред А, А. Камышникова Корректор Н, С, СударенковаЗаказ 3035/18 Тираж 480 ПодписноНЯИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб д 4/5ипография, пр. Сапунов