Запоминающее устройство

ОП ИСАЙИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 27616 Свае Ссветскин Социалистическнл Республик", залоэ юзйй 3пйтчная но-тохнфческфф1(л. 2 Чат; 37/02 Зависимое от авт. свидетельства1.1969 ( 1312705/18-2 аявлен с присоединением заявкиКомитет по делаМизобретений и аткрытиФпри Совете МинистровСССРОпубликовано 14.т 11,1970. Бюллетень23Дата опубликования описания 8.Х.1970 Авторыизобретения В. В. Трифонов, С. А, Шонуров, В. А. Хмелевский, С. Р, Лемзяко Е, К. Киселев и В. А. Платонов Ленинградский электротехничсский институт им, В. И, Ульяноваявител ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к цифровым запоми. нающим устройствам вычислительных машин, в частности, к многокаальым анализаторам.Известны запоминающие устройства на ликиях задержки для многоканальных анализа торов импульсов, содержащие системы рецпркуляции, арифметическое устройство, синхро. генератор тактовых, маркерных и опорных импульсов, коммутатор-распределитель и коммутатор-объединитель. 10недостатком таких устройств является повышение тактовой частоты элементов запоминающего устройства и арифметического устройства в цепи нераспределенной последовательности импульсов, что затрудняет исполь зование однотипных элементов в цепях линии задержки и арифметического устройства и делает невыполнимым устройство при отсутствии элементов, работающих на повышенной тактовой частоте. Кроме того, при наличии 20 стабилизации величины задержки только у одной линии задержки трудно выполнить устойчивую циркуляцию кодов при дальнейшем увеличении числа линий задержки в запоминающем устройстве и при более жестких до пусках па величину задержки.В описываемом устройств каждая система рециркуляции содержит стабилизатор и сумматор, соединенный с выходом коммутатора- распределителя и со входом коммутатора объединителя, при этом входы коммутаторов связаны с синхрогевератором, а стабилизатор задержки, обеспечивающий регулирование величины времени задержки сигналов, выполнен, например, в виде нагревателя звукопровода линии задержки.Такое ыполненпе повышает быстродействие многоканального анализатора и упрощает его схемную реализацию.11 а фпг. 1 изображена блок-схема запомп. нающего устройства на акустических линиях задержки; на фиг. 2 - временная диаграмма цифрового запоминающего устройства на акустических линиях задержки,В состав цифрового запоминак;щего устройства на акустических линиях задержки входят коммутатор-распределитель 1 сигналов приращения, четыре идентичные схемы 2 регенерации с сумматорами 3 приращений и стабилизаторами 4 отклонений времени задержки, коммутатор-объединитель б, синхрогенеоатор б. Схема 2 регенерации совместно с сумматором 3 приращений и стабилизатором 4 отклонений времени задержки образуют стабилпзи рованную систему 7 рециркуляцпи. Вход 8 коммутатора-распределителя 1 является входом запоминающего устройства, а выход 9 коммутатора-объединителя 5 - выходом запоминающего устройства. Коммутачор-распределитель 1 и коммутатор-объедини3тель 5 соединены с сумматорами 3 систем 7 рецпркуляц и. Входы 10 и 11 управления коммутатсра-распределителя 1 и коммутатора- объединителя 5 связаны с синхрогенератором б, имеющими входы 12 - 14.Функционир ет цифровое запоминающее устройство на акустических линиях задержки следующим образом. После подачи напряжения питания на устройство синхрогенератор б начинает вырабатывать периодические такговые импульсы 15, одинаковые для всего запоминающего устройства, последовательности маркерных импульсов 16 с периодом, равным восьми периодам тактовых импульсов 15, и опорные импульсы с периодом, равным 1024 периодам тактовых импульсов 15. Опорные импульсы с синхрогенератора 6 поступают в стабилизаторы 4, которые сравнивают их с опорными импульсами, прошедшими уже через линии задержки, и при несовпадении включают или выключают подогрев последних, Таким образом поддерживается с заданной точностью величина задержки каждой линии. По каждой линии задержки циркулируют импульсные сигналы, разграниченные маркерными импульсами на коды каналов, а тактовыми импульсами 15 - на двоичные разряды последовательных кодов. Сигналы 17 приращения поступают на вход 8 коммутатора-распределителя 1, а па вход 10 последнего - маркерные импульсы 16, С выходом коммутатора-распределителя 1 распределительные сигналы 18 приращений поступают на сумматоры 3 приращений со сдвигом их по времени внутри периода маркерных импульсов 16. В каждом из сумматоров,З происходит добавление распределенных сигналов 18 приращений к последовательным восьмиразрядным кодам 19, ранее записанным в линии задержки, причем добавление заканчивается до момента появления следующего распределительного сигнала 18.Последовательности кодовых импульсов 20, поступивших на коммутатор-объединитель 5,объединяются в том же самом порядке, что и распределялись в коммутаторе-распредели.теле 1, и на выход 9 поступает код 21 запоминающего устройства.Применение предложенного запоминающегоустройства позволило увеличить наибольшую частоту сигналов приращения в четыре раза по сравнению с запоминающим устройством на одной линии задержки с сумматором приращений в цепи рециркуляции импульсов.Дальнейшее повышение быстродействия легко получить при увеличении числа линий задержки. Устойчивая синхронная работа любого числа линий задержки обеспечена индивидуальными стабилизаторами величины задержки.Управление коммутаторов при помощисинхрогенератора позволило исключить из устройства специальные регистры управления.20 Все элементы запоминающего устройства работают на одной тактовой частоте.Предмет изобретенияЗапоминающее устройство на линиях задержки для многоканальных анализаторов импульсов, содержащее системы рециркуляции, арифметическое устройство, синхрогенератор тактовых, маркерных и опорных импульсов, коммутатор-распределитель и коммутатор-обьединитель, отличающееся тем, что, с целью повышения быстродействия многоканального анализатора и упрощения его схемной реализации, каждая система рециркуляции содержит стабилизатор и сумматор, соединенный с выходом коммутатора-распределителя и со входом коммутатора-объединителя, при этом входы коммутаторов связаны с син хрогенератором, а стабилизатор задержки,обеспечивающий регулирование величины времени задержки сигналов, выполнен, например, в виде нагревателя звукопровода линии задержки.