Цифровой коррелятор

275542 Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 30.1.1969 (М 1307081/18-2 с присоединением заявкиКл, 42 ш 4, 7/52 Комитет по д аобретеиий и о при Совете МиСССР 06 д 7/5 иоритет крытий иистро ДК 533,9.083,9(088.8) Опубликовано ОЗ.Ч 11,1970. БюллетеньДата опубликования описания 8.Х.1970 вторызооретения В. В. Губарев, В. М, Зислии и Ю. К. Постоенко Новосибирский электротехНический институтаявитель РЕЛЯТОР ИфРОВО а че Блок-схема устроиства изображена н ртеже.Первый аналого-цифровой преобразователь1 подключен ко входу сдвигового регистра 2,5 который через многоканальный переключатель3 соединен с умножителем 4. Другой входумножителя 4 включен на выход второго аналого-цифрового преобразователя 5. Выход умножителя 4 соединен с информационным вхоО дом вентнльного узла 6, один вход управления которого подключен к потенциальномувыходу синхронизатора 7, другой - к выходусчетчика 8 с произвольным коэффицненто.пересчета. Импульсный выход синхронизато 5 ра 7 соединен со входом счетчика шага задержки 9, выход которого подключен ко входу второго аналого-цифрового преобразователя 5 и входу коммутатора 10.Выходы коммутатора соединены с блокомО накопителей 11.Вход синхронизатора 7 соединен с выходомсчетчика циклов 12, вход которого подключенк импульсному выходу счетчика 8 с произвольным коэффициентом пересчета.5 Управляющий выход коммутатора 10 подключен ко входу счетчика 8 и аналого-цифрового преобразователя 1,Работает данное устройство следующим образом.О Вычисление точекф ровые к ровые п ируемые шага зад лю- нок Изобретение относится к вычислительной и измерительной технике.Известны многоканальные циф орреляторы, содержащие аналого-циф реобразователи, умножитель, коммут накопительные элементы, счетчик ержки и синхронизатор,Недостаток известного коррелятора зак чается в ограниченном числе точек оце корреляционных функций, отстоящих на одинаковом расстоянии.Предложенное устройство отличается от известных тем, что между выходом первого аналого-цифрового преобразователя и одним из входов умножителя включены сдвиговый регистр и многоканальный переключатель, между выходом умножителя и информационным входом коммутатора накопителей включен вентильный узел, один вход управленич которого соединен с синхронизатором, другой подключен к выходу счетчика с произвольнь 1 м коэффициентом пересчета. Вход счетчика соединен с управляющим выходом коммутатора накопителей и управляющим входом первого аналого-цифрового преобразователя, Выход счетчика шага задержки подключен ко входу коммутатора накопителей и ко входу второго аналого-цифрового преобразователя.Такое выполнение устройства позволяет расширить его функциональные возможности. корреляционнои ункцнн5 10 15 20 хЛ - (г - 1) тМу(1 Лг) 60 65 с помощью предложенного устройства начинается с установления коэффициентов пересчета счетчиков 8 и 9.Перед вычислением каждой группы точек сбрасываются накопители 11, переключатель 3 подключает вход умножителя к соответствующему каскаду сдвигового регистра.Коррелятор действует по командам из синхронизатора 7. В течение всего процесса вычисления синхронизатор выдает последовательность импульсов со стабильным периодом повторения. В каждом такте работы включен только один канал коммутатора 10, подключающий выход-вентильного узла б ко входу соответствующего накопителя.В начале каждого цикла в первом такте импульс с выхода счетчика 9 запускает преобразователь 5, который измеряет сигнал у(1) и преобразует его в дискретную форму. По приходе этого же импульса па управляющий вход коммутатора 10 открывается первый канал, и импульс, появившийся на управляющем выходе коммутатора 10, запускает преобразователь 1, в котором измеряется и преобразуется в дискретную форму сигнал х. После этого происходит сдвиг в регистре 2, причем в первый каскад регистра записывается код измеренного значения х(1 Лг), а запуск преобразователя 1 и сдвиг в регистре 2 происходят через интервал Л 1,=тЛт, равный интервалу следования импульсов на выходе коммутатора 10. Вследствие этого на умножитель 4 поступают коды, соответствующие значениям х 1 М - (г - 1) тЛт и у(1 Л где- номер каскада регистра, к выходу которого переключателем 3 подключен вход умножителя, т - число накопителей в блоке 11, а их произведение подается на вход вентиль- ного узла б. Одновременно с подачей команды на запуск преобразователя 1 с выхода коммутатора 10 импульс поступает на вход счетчика 8, и на его выходе появляется команда на пропуск произведения через вентильный узел б, все еще закрытый по другому входу. Разрешающая команда на этот вход подается на время, в течение которого накапливается одно произведение, с выхода синхронизатора 7 с задержкой относительно начала такта на время 1; не менее суммарного времени срабатывания преобразователя 1, счетчика 8, вентиль- ного узла б, умножителя 4 и времени сдвига и не более чем на время, равное разности между длительностью такта Ли,;и временем накопления данного произведения,Когда на вход вентильного узла б поступает разрешающая команда, накапливается произ- ьедение В начале первого такта каждого цикла с импульсного выхода счетчика 8 подается также импульс на вход счетчика 12, в котором подсчитывается число циклов, прошедших с начала вычисления.Второй такт начинается аналогично первог 5 30 З 5 40 45 50 55 му: по команде со счетчика 9 запускается преобразователь 5, измеряющий и кодирующий значение у(ЛЕ+Лт), и включается второй канал коммутатора 10, г 1 а управляющем выходе коммутатора импульс отсутствует, поэтому состояние преобразователя 1, регистра 2 и счетчиков 8 и 12 не изменяется. 1-1 а одном управляющем входе вентильного узла б сохраняется разрешающая команда, и по поступлении на второй управляющий вход вентиля разрешающей команды от синхронизатора в следующий, второй по порядку, накопитель поступает произведениех (1 Л - (ю - 1) тЫ( у ( Ы + Ы (.Таким же образом коррелятор работает во всех последующих тактах цикла вплоть до лг-го такта, в конечной стадии которого в т-й накопитель поступает произведениех (1 Л - (г - 1) тгЬ( у (1 Л + (т - 1) Л( . Работа коррелятора в следующем такте зависит от значения коэффициента пересчета счетчика 8. Если 1=1, со следующего (т+1)-го такта начинается первый такт второго цикла, аналогичного первому циклу. Если к)1, то (к, - 1) раз повторяются первые т тактов цикла, за исключением того, что импульсы с управляющего выхода коммутатора 10 переводят счетчик 8 в положение, при котором на вход вентильного узла б подается запрещающая команда. В результате этого произведения с выхода умножителя 4 не попадают в коммутатор 10, а следовательно, и в накопители 11. После лгк,-го такта с (тк,+1) -го такта начинается новый цикл, аналогичный первому.По окончании Л-го цикла с приходом со счетчика 9 следующего тактового импульса коррелятор продолжает работать, как в первом такте любого рабочего цикла, пока (У+1)-й импульс, поступивший в начале этого такта с импульсного выхода счетчика 8, не просуммируется счетчиком 12. После подсчета (Л+1)-го импульса с выхода счетчика 12 в синхронизатор 7 поступает команда, по которой синхронизатор подает на вход вентильного узла б команду, запрещающую прохождение произведения, вырабатывает команду прекращения вычисления, команду считывания результатов вычисления с накопителей, в каждом к-м из которых после Л циклов образуется оценка Й, г - 1)т+А - 11 Л- и, наконец, вырабатывает команду установления накопителей и всего устройства в исходное положение, После этого можно переходить к вычислению следующей группы точек,Предмет изобретения Цифровой коррелятор с непосредственным вводом данных, содержащий два аналогоцифровых преобразователя, умножитель, синхронизатор, счетчик шага задержки, комму275542 тавптель ПолиевскийКорректор А. И, Зимина Редакт едото Тираж 480 Подписное делам изобретений и открытии при Совете Министров СССР Москва, К.35, Раушская наб., д. 4,"5 Заказ 2800/2ЦНИИПИ Комит ипография, пр. Сапунова, 2 татор накопителей, блок накопителей, счетчик с произвольным коэффициентом пересчета и счетчик подсчета циклов, отличающийся тем, что, с целью расширения функциональных возможностей, между выходом первого аналого-цифрового преобразователя и одним из входов умножителя включены сдвиговый регистр и многоканальный переключатель, между выходом умножителя и информационным входом коммутатора накопителей включен вентпльный узел, один вход управления которого соединен с синхронизатором, другой подключен к выходу счетчика с произвольным коэффициентом пересчета, вход счетчика сое.динен с управляющим выходом коммутатора накопителеи и управляющим входом первого аналого-цифрового преобразователя, выход счетчика шага задержки подключен ко входу коммутатора накопителей и ко входу второго 10 аналого-цифрового преобразователя,