Аналого-цифровой преобразователь

0 П И С А Н И Е 2 ОО 878ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельствал, 42 пт, 1 Заявлено 11,И 11.1966 (Л 1096307/26-24с присоединением заявкиПриоритет МП 1( 6 06 оыитет по обретений и открыт 681,142-523,8,001,,57;53.087,92 (088,8Е уД но 15,т/11.1967. Бюллетеньикования описания 9,Х.1967 Опублико оеете Министр Дата оп РГю Авторизобретени, Ф. Ильюшеиков явитель ТЕЛ НАЛОГО-ЦИФРОВОЙ ПРЕОВР 0 Известные аналого-цифровые преобразователи обобщенного многошкального считывания, в которых используется набор шкал эталонов с одинаковым числом делений в каждой из них, построены по замкнутому принципу с преобразователем цифра - аналог в цепи обратной связи, В этих преобразователях код определяется сравнением умноженной на соответствующий коэффициент (равный отношению цены деления грубой шкалы старших 1 разрядов к цене деления данной) разности сйгнала и суммы эталонов (получаемой в цепи обратной связи) с эталонами дополнительной шкалы, совпадающей со шкалой старших разрядов. Для этих целей используются вычи тающая схема, схема умноукения с переменным коэффициентом (операционный усилитель), дополнительная грубая шкала эталонов, шкала компараторов, где происходит сравнение усиленной разности вычитающеи 20 схемы, шифратор результатов сравнения в двоичный код и преобразователь этого кода в сумму эталонов, состоящий из соединенных с суммирующей схемой ключей, коммутирующих в соответствии с кодом эталоны соответ ствуюших шкал.Предлагаемое устройство отличается от известного тем, что источники эталонных уровней, образующих шкалы, через ключи, цифровые входы которых подсоединены через 30 триггеры к выходам временного распределителя, соединены каждый с соответствующей суммирующей схемой, а выходы суммирующих схем подключены к компараторам, соединенным с шифратором двоичного кода и, кроме того, через триггеры с дешифратором, подключенным к управляющим входам ключей, через которые источники эталонных уровней шкал соединены с каждой из суммирующих схем.Это позволяет повысить точность п зования и сократить количество оборудНа чертеже приведена блок-схема ч разрядного преобразователя с обр связью. Он имеет две шкалы, в каждои из которых три деления, С помощью грубой шкалы измеряется весь диапазон преобразования. Цена деления этой шкалы составляет /1 диапазона изменения входного сигнала и равна диапазону измерений точной шкалы, Цена деления точной шкалы равна /4 цены деления грубой шкалы и 1/ диапазона изменения входного сигнала.Преобразователь содержит источники эталонных уровней шкал (напряжений или токов): грубую шкалу 1 - 3, точную шкалу 4 - б; ключи для коммутации эталонов грубой шкалы 7 - 9 и 10 - 12, точной - И - 15; ключи 1 б, 17 для коммутации входного сигнала;5 10 15 20 25 30 35 40 45 50 3триггеры управления 18 - 20 ключами 10 - 12; дешифратор 21; линию задержки 22; схемы 23 - 25 суммирования эталонов; компараторы 2 б - 28; схемы 29 - 30 совпадения синхроимпульсов а с результатами сравнения выборок с грубой шкалой; триггеры 32 - 34 для регистраций результатов сравнения выборки с грубой шкалой; шифратор 35; схемы 36, 37 совпадения цифр кода старших разрядов А и Л; с синхроимпульсом а и схемы совпадения 38 - 39 цифр кода младших разрядов А и А, с синхроимпульсов в; триггеры 40, 41 для запоминания цифр кода старших разрядов; временной распределитель 42.Преобразование осуществляется следующим образом. В исходном состоянии все триггеры находятся в состоянии 0, Все эталоны отключены от схем суммирования.В первом такте временного распределителя 42, выдающего две последовательности импульсов, сдвинутых один относительно другого на полпериода при длительности импульса, равном также половине периода, синхроимпульсом с выхода а открываются ключи 7, 8, 9 и 1 б. Через ключ 1 б выборка преобразуемого сигнала Х, подается на компараторы 25 - 28 и линию задержки 22 на один такт. Через ключи 7 - 8 эталоны грубой шкалы 1 - 3 подаются в соответствующие им суммирующие схемы 23 - 25 и повторяются на их выходах, так как отключены другие эталоны. С выходов суммирующих схем эталоны грубой шкалы подаются на компараторы 2 б - 28, где одновременно сравниваются с выборкой Х Если Хв каком-либо из компараторов превышает эталонный уровень, то в результате сравнения на его выходе появляется импульс. Импульсы со сработавших компараторов подаются на схемы совпадения 29 - 31 с синхроимпульсом а и в шифратор 35 Сигналы схем совпадения 29 - 31 переводят соответствующие из триггеров 32 - 34 в состояние 1. В шифраторе 35 формируется код старших разрядов Л, и Аз, который через схемы совпадения 35, 37 подается на триггеры 40, 41, где запоминается на один такт.Во втором такте временного распределителя 42, во-первых, отключаются через ключи 7 - 8 все эталоны грубой шкалы 1 - 3. Во-вторых, синхроимпульс устанавливает триггеры 32 - 34 в состояние 0. При этом на нулевых выходах тех из них, которые в такте а были взведены в состояние 1, появляются резуль таты сравнения выборки Х, с грубой шкалой и подаются в дешифратор 21. На одном из трех выходов дешифратора появляется импульс, переводящий один из триггеров 18 - 20 в состояние . Этот триггер открывает соответствующий из ключеи 10 - 12 и подключает ко всем суммирующим схемам 23 - 25 наибольший по весу эталон грубой шкалы среди тех эталонов веса, которые оказались меньше Х,. В-третьих, синхроимпульсом через ключи 13 - 15,подключаются эталоны точной шкалы 4 - б на соответствующие из суммирующих схем 23 - 25, где они суммируются с эталоном грубой шкалы. На выходах схем 24 - 25 образуется новая составная шкала, подаваемая на компараторы 2 б - 28. В-четвертых, через ключ 17 на те же компараторы подается задержанная на один такт выборка Х, и те или иные из них срабатывают. Выходные импульсы компараторов в шифраторе 35 формируются в код младших разрядов Л, и Акоторый через схемы совпадения 38, 39 одновременно с кодом старших разрядов А 4 и Асчитываемым с тоиггеров 40, 41, выдается внешнему потребителю.На этом преобразование выборки Хзаканчивается. В следующем такте начинается такой же цикл преобразования следующей выборки Х. и т. д. Предмет изобретения Аналого-цифровой преобразователь обобщенного многоканального считывания, содержащий источник эталонных уровней шкал, ключи, суммирующие схемы, компараторы, шифратор двоичного кода, дешифратор, отличающийся тем, что, с целью увеличения точности преобразования и сокращения количества оборудования, источники эталонных уровней шкал через ключи, цифровые входы которых подсоединены через триггеры к выходам временного распределителя, соединены каждый с соответствующей суммирующей схемой, а выходы суммирующих схем подключены к компараторам, соединенным с шифратором двоичного кода и одновременно через триггеры с дешифратором, подключенным к управляющим входам ключей, через которые источники эталонных уровней шкал соединены с каждой из суммирующих схем.2008781 о 1 з 4Составитель В. Махнанов Редактор Н. А, Джарагеттн Техред Т. П, Курилко Корректоры; Е. ф. Полионоваи С. А. Башлыкова Заказ 3108/7 Тираж оЗ Подписное Ш 1 ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4Типография, пр. Сапунова, 2