Детектор фазоманипулированных сигналов

(Я)5 Н 04 1 27/ ВЗНМг.цЧГ)(цг) ИСАНИЕ ИЗОБРЕТ ИЯ КОМУ С ЕЛЬС К АВ 6 ИЛ ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Киевский институт кибернетики им,В.М.Глушкова(56) Авторское свидетельство СССРМ 1298843, кл, Н 0427/22, 1987.(54) ДЕТЕКТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ(57) Изобретение относится к технике связии может быть использовано в системах передачии приема дискретной информациифазоманипулированными сигналами беэиспользования опорного колебания на приИзобретение относится к технике связи и может быть использовано в системах передачи и приема дискретнойинформации фазоманипулированными сигналами без использования опорного колебания на приемной стороне.Цель изобретения - упрощение фазового детектора (демодулятора).На фиг,1 изображена структурная электрическая схема предлагаемого детектора фаэоманипулированных сигналов; на фиг.2 - временные диаграммы, поясняющие его работу, в том числе:а - фазоманипулированный сигнал, поступающий на вход Детектора (01 и Ок 2 - уровни срабатывания компараторов);б, в - сигналы на выходе первого и второго компараторов соответственно;г, д - выходы первого и второго разрядов двухразрядного реверсивного счетчика; емной стороне. Целью изобретения является упрощение алгоритма и технической реализации детектора фаэоманипулированных сигналов. Для этого в детектор фазоманипулированных сигналов, содержащий первый и второй компараторы, счетчик, элемент ИЛИ, инвертор, первый и второй элементы И и ВБ-триггер, введен делитель на два. Отличительной особенностью устройства является то, что детектирование ФМ-сигнала производится на частоте несущего колебания, и для определения фазовых переходов в принимаемом сигнале не требуется опорное колебание. К стабильности частоты несущего колебания никакие требования не предъявляются. 2 ил. е - сигнал на выходе элемента И; ж - выход делителя на два:з - выделенная информационная последовательность на выходе детектора,Детектор фазоманипулированных сигналов содержит первый 1 и второй 2 компараторы, счетчик 3, элемент 4 ИЛИ, делитель 5 на два, инвертор 6, первый 7 и второй 8 элементы И и ВЯ-триггер 9,Детектор фаэоманипулированных сигналов работает следующим образом.Фазоманипулированный сигнал с однократной манипуляцией поступает на входы первого 1 и второго 2 компараторов.Уровни срабатывания компараторов 1 и 2 устанавливаются примерно на половину значения положительной и отрицательной амплитуды несущего колебания соответственно. Жесткие требования к уровням срабатывания компараторов не предъявляются, 1823147поскольку время задержки на срабатывание и величина гистерезиса для выбранных типов компараторов за время их работы практически не изменяются, и, значит, длительность тактов детектируемой информационной последова т ель наст и будет воспроизводиться ,. рак; ичес хи адекватно той, которая устанавливалась при манипуляции на передаю.цей стороне, При этом каждому периоду несущего колебания соответствует один бит информационной последовательности.В соответствии с диаграммой "а", изображенной на фиг,2, с выходов компараторов 1 и 2 поступглот сигналы, обеспечивающие нормальную работу цифровых элементов детектора.В исходном состоянии счетчик 3, делитель 5 на два и ВЗ-триггер 9 на своих выходах имеют нулевые значения (элементы и цепи установки детектора в исходное состояние условно не показаны).Как следует из диаграмм "б", "в", "г", и "д", представленных на фиг,2, с приходом первого импульса от компаратора 2 на вход вычитания двухразрядного реверсивного счетчика 3 на его выходах первого и второго разрядов устанавливаются высокие уровни (код 11) Затем, с приходом первого импульса от компаратора 2 на вход сложения счетчика 3, последний переполняется, и на его выходах устанавливается код 00,Далее, на вход сложения счетчика 3 постуг 1 ает второй импульс, и на его выходе появляется код 01 (младший разряд - справа 1. Последующая работа счетчика 3 легко прослеживается по диаграммам, изображенным на фиг,2. При этом следует отметить, что каждый импульс, сформированный ко;,пяраторями 1 и 2, проходит также через элемент 4 ИЛИ и поступает на вход делителя 5 на два, а с выхода последнего каждый второй импульс в виде стробов поступает на трехвходовые элементы 7 и 8 И (см, диаграммы "е" и "ж" фиг.2). В зависимости от кодов на выходах двухразрядного реверсивного счетчика 3 синхронно импульсам, поступающим от выхода делителя 5 на два, возникают импульсы на выходах,трехвходовых элементов 7 или 8 И. Этими импульсами К 5-триггер 9 устанавливается в нулевое или единичное состояние, и тем самым осуществляется регенерация 1 детектирование) кодовой последовательности, поступающей на вход предлагаемого детектора в виде ФМ сигнала. 5 10 15 20 25 30 35 40 45 50 55 При этом легко установить, что при появлении кода 11 на выходе двухразрядногб реверсивного счетчика 3 ВЯ-триггер 9 фиксирует нулевой бит, а при коде 01 - единичный бит принимаемой одовой последовательности (см. диаграмму "з" на фиг.2),Основные технико-экономические преимущества предлагаемого детектора фазоманипулированных сигналов по сравнению с устройством-прототипом заключаются в следующем,Во-первых, предлагаемый детектор фазоманипулированных сигналов отличается не только простотой алгоритма детектирования, но и простотой технической реализации, поскольку в нем принципиально исключен опорный генератор импульсов.Во-вторых, к выбору исходной частоты и стабильности несущего ФМ колебания не предъявляются совершенно никакие требования (разумеется, если не учитывать известные требования к стабильности частоты несущего колебания при использовании частотного уплотнения в тракте передачи и ограничения, связанные с верхней рабочей частотой выбранной элементной базы детектора) - на точность детектирования это практически не влияет,Формула изобретения Детектор фазоманипулированных сигналов, содержащий первый и второй компараторы, входы которых соединены и являются входом детектора, элемент ИЛИ, первый и второй элементы И, инвертор, ВЯ- триггерисчетчик,отличающийся тем, что, с целью упрощения, введен делитель на два, причем выход первого компаратора соединен с входом сложения счетчика и с первым входом элемента ИЛИ, выход второго компаратора соединен с входом вычитания счетчика и с вторым входом элемента ИЛИ, выход которого соединен с входом делителя на два, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которого соединены с выходом первого разряда счетчика, выход второго разряда которого соединен с третьим входом второго элемента И и через инвертор - с третьим входом первого элемента И, выход которого соединен с Я-входом 85- триггера, й-вход которого соединен с выходом второго элемента И, выход триггера является выходом детектора,1823147 Составитель И.ОвчаренкоТехред М,Моргентал Корректор М.К едакт гарина, 10 льский комбинат "Патент", г, Ужгоро 0 роизво нно акаэ 2187 ВНИИПИ Госуд Тиражвенного комите113035, Москва Подписноепо изобретениям и открытиям при ГКНТ СС