Устройство для приема дискретных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧ Е СКИРЕСПУБЛИК 182314 П 9 13 271 51) 5 ИСАНИЕ ИЗОБРЕТЕ в фа вязь КРЕТител ател Од Сь (с ОСУДАРСТВЕНЮЕ ПАТЕНТВЕДОМСТВО СССРГОСПАТЕНТ СССР) АВТОРСКОМУ СВИДЕТЕЛЬС(71) Самарский электротехническийтут связи(56) Бухвинер В.Е. Дискретные схемзовых системах радиосвязи. - М1969, с. 61.(54) УСТРОЙСТВОДЛЯ ПРИЕМАДИСНЫХ СИГНАЛОВ(2), 1 блок вычисления амплитуды (3), 2 фазовращателя (4, 11),2 решающих блока (5, 12), 4 управляемых ключа (6, 9, 14, 16). 1 выделитель фронтов и следов (7), 1 регистр (8), 1 выделитель фронтов (10), 1 ВЯ-триггер (13), 1 Т-триггер (14), 1 инвертор (17), 2 формирователя импульсов (18, 19), 1 делитель частоты (20), 1 элемент И (21),элемент ИЛИ (22), 1 генератор тактовых импульсов (23), 1 анализатор формы сигнала (24), 1 - 7 - 11 - 16- 18 - 21 - 20 - 17 - 10-2-8 - 12 - 14-19 - 22 - 21. 2 - 3-5 - 9-13, 3 - 12 - 16, 2 - 5 - 6-13, 10 - 4 - 9, 1 - 4 - 6, 10 - 8. 7 в 24 в, 24 - 9, 24 - 14, 24 - 16, 20- 15 - 11 - 14, 23 - 22. 2 ил.Изобретение относится к радиотехнике,Цель изобретения. - обеспечение приема сигидлов, передаваемых с использованием частной манипуляцией с минимальными отвесом,На фиг,1 изображение структурная электрическая схема предложенного устройства; на фиг,2 - схема арматура формы сигнала,Устройство содержит ограничитель 1, аналого-цифровой преобразователь (АЦП) 2, блок 3 вычисления арматуры, первый фазорасширитель 4, первый решающий блок 5, третий управляемый ключ 6, выделитель 7 фронтов и срезов, регистр 8, четвертый управляемый ключ 9, выделитель 10 фронтов, второй фазорасщепитель 11, второй решающий блок 12, ВЯ-триггер 13, первый управляемый ключ 14, Т-триггер 15, второй управляемый ключ 16, инвертор 17, второй формирователь 18 импульсов, первый формировдтель 19 импульсов, делитель 20 частоты, элемент И 21, элемент ИЛИ 22, генератор 23 тактовых импульсов, анализатор 24 формы сигнала, Анализатор 24 содержит выпрямитель 25, электронный ключ 26, пороговый блок 27, счетчики 28, 29.Устройство работает следующим образомПринимдемые сигналы поступают одновременно нд входы ограничители 1, АЦП 2 и дндлиздторд 24, на выходе которого е зависимости от формы входного сигнала устанавливается высокий уровень единицы или низкии уровень нуля. Этот уровень поступает нд упрдолчющие входы всех четырех упрдвляемых ключей 6, 9, 14, 16, Если на вход здявляемого устройства поступает дискретный сигнал то на выходе анализатора 24 устанавливается уровень единицы, который воздействует нд чегыре управляемых ключа 6,9, 14, 16.Если же на вход заявляемого устройства поступает сигнал с использованием часто гной модуляции с минимальным сдвигом, о нд выходе анализатора 24 устанавливается уровень нуля, который воздействует на четыре управляемых ключа б, 9, 14 и 16 таким образом, что ко входам ВБ-триггера 13 подключается выходы решающего блока 5, а к формирователчм 18 и 19 место выходов фдзоврдщателя 11 подключаются соответственно выходы решающего блока 12. В результате такого изменения конфигурации подстройка фазы импульсов на выходе делителя 20 осуществляется по описанному выше механизму, но под действием сигналоо с выходов решающего блока 12, Нд его входы поступает очередная выборка иэ5 10 15 20 25 30 35 40 45 50 55 входного сигнала с выхода АЦП 2 и задержанная на длительность посылки Т выборки из сигнала с выхода регистра 8, На соответствующий вход решающего блока 12 поступает значение амплитуды сигнала с выхода блока 3. Подстройка фазы происходит по знаку выборки, попадающей на колебания удвоенной частоты, с учетом знака задержанной в регистре 8 выборки, Если эта выборка попадает примерно на середину колебания удвоенной частоты, то она по модулю значительно меньше амплитуды сигнала частотной манипуляции с минимальным сдвигом, Этот фактор является признаком того. что знак данной выборки можно использовать для подстройки фазы импульсов с выхода Т-триггера 15, При этом, если предыдущая выборка по модулю велика и близка к амплитуде. тогда при одинаковых знаках очередной и предыдущей выборке формируется импульс добавления. При разных знаках очередной и предыдущей выборок формируется импульс исключения. В других случаях когда обе выборки по модулю велики или обе малы, импульсы добавления и исключения не формируются, Таким образом обеспечивается фазирование импульсов управления моментами выборки из входного сигнала, поступающими на управляющие входы АЦП 2 и регистра 8 с выхода выделителя 10, Формирование выходного сигнала осуществляется с помощью решающего блока 5. Нд фиг. его вход поступает выборка с выхода АЦП 2, а на другой вход - значение амплитуды сигнала с выхода блока 3. Если выборка по модулю близка к амплитуде сигнала, то, в зависимости от ее знака формируется импульс на одном иэ двух выходов решающего блока 5, При положительной выборке этот импульс с одного выхода решающего блока 5 через управляемый ключ б поступает на Я-вход ВБ-триггера 13 и устанавливает его в единицу, При отрицательной выборке импульс появляется на другом выходе решающего блока 5 и через управляемый ключ 9 поступает на В-вход ВЯ-триггера 13 и устанавливает его в нуль,Если выборка из сигнала по модулю гораздо меньше амплитуды сигнала, в этом случае импульсы на выходах решающего блока 5 отсутствуют, поэтому ВЯ-триггер 13 не изменяет своего состояния,Блок вычисления амплитуды работает следующим образом, Он отбрасывает малые по модулю выборки и усредняет модули большим выборокАнализатор формы сигнала определяет наличие полуволн длительностью около То/2 свидетельствуют о том что нд входе1823146 г Составитель Н,ЛазаревТехред М.Моргейтал орректор М.Керец Редакто Заказ 2187 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 водственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 устройства действует сигнал частотной манипуляции с минимальным сдвигом.Отсутствие или редкое появление на еговходе полуволн сигнала длительностью То/2 свидетельствует о действии на входе устройства дискретной сигнала.Формула изобретения Устройство для приема дискретных сигналов, содержащее последовательно соединенные генератор тактовых импульсов,элемент ИЛИ, элемент И, делитель частотыинвертор, выделитель фронтов и первый фазорасщепитель. ограничитель, вход которого является входом устройства, а выход соединен с вторым входом первого фаэарасщепителя и входом выделителя фронтов и срезов, выход которого соединен с первым входом фазорасщепителя, второй вход которого соединен с выходом Т-триггера, вход которого соединен с выходом делителя частоты, первый формирователь импульсов, выход котороо соединен с вторым входом элемента ИЛИ, второй формирователь импульсов, выход которого соединен с вторым входом элемента И, а также ВЯ-триггер, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью обеспечения приема сигналов, передаваемых с использованием частотной манипуляции с минимальным сдвигом, введены анализатор формы сигнала, аналого-цифровой преобразователь, регистр, блок вычисления амплитуды, первый, второй решающие блоки, четыре управляемых ключа, причем входы аналого-цифрового преобразователя и анализатора формы сигнала являются входом устройства, синхровход анализатора формы сигнала соединен с выходом делителя фронтов и срезов, а выход - с управляющими входами управляемых ключей, выход аналого-цифрового преобра эователя соединен с первым входом регистра, входом блока вычисления амплитуды, с первым входами первого решающего блока и второго решающего блока, второй вход которого соединен с выходом регистра, а 10 третий вход - с выходом блока вычисленияамплитуды, соединенным также с вторым входом первого решающего блока. первый выход второго фаэовращателя соединен с первым входом первого управляемого клю ча, второй вход и выход которого соединенысоответственно с первым выходом второго решающего блока и входом первого формирователя импульсов, второй выход второго фазорасщепителя соединен с первым вхо дом второго управляемого ключа, второйвход и выход которого соединены соответственно с вторым выходом второго решающего блока и входом второго формирователя импульсов, выход выделителя фронтов сое динен с управляющими входами аналогоцифрового преобразователя и регистра, первый выход первого фазорасщепителя соединен с первым входом третьего управляемого ключа, второй вход которого и выход 30 соединены соответственно с первым выходом первого решающего блока и Я-входом ВЯ-триггера, второй выход первого фаэорасщепителя соединен с первым входом четвертого управляемого ключа, второй 35 вход и выход которого соединены соответственно с вторым выходом первого решающего блока и В-входом ВЯ-триггера,