Дискретное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 78648 А О 06 Р 11/ ЗОБ СКОМУ С ТЕЛ ЬСТВУ К тике и ени оститво, со, блок введеаники заое праеиотехн3.2,1,товы чени цесс чевы- меЮ,П, П ройст ания О 00 м,Целью изобре устойчивости достигается т тво, содерж блок памяти и ся повыше- ставленная ретное устационнй вакщий орявляет ям По о в диск ком би анавли енияк сбо ни м чт щее всс роис блок ГОСУДАРСТВЕ ННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71) Московский институт электри автоматики(56) 1. Г.И.Пухальский. Логическрование цифровых устройств радских систем, Л 1976, с, 74, рис,2, Там же, с, 148, рис. 4.2.1.3, Хетагуров Я.А, и Рудневшение надежности цифровь 1 х устодами избыточного кодироЭнергия, 1974, рис, 7.10 б.(54) ДИСКРЕТНОЕ УСТРОЙСТВ Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств э этих областях,Известны дискретные асинхронные устройства, содержащие блок элементов па- мяти икомбинационные цепи, реализующие функции выходов и переключейий (1), Недостатком этих устройств является отсутствие четкои синхронизации срабатывания элементов; что в свою очередь повышает вероятность возникновения риска сбоя, для устранения которого требуется сложное распределение и учет задержек в критических точках асинхронныхсхем,Известны синхронные дискретные устройства, в которых исключение риска сбоя за счет неравенства задержки распространения сигналов в логических цепях обеспечивается синхронизирующими сигналами (2). Недостатком этих устройств является то,(57) Изобретение относится к автома вычислительной технике, Цель изобр - повышение устойчивости к сбоям - гается тем, что в дискретное устройс держащее комбинационный блок памяти и восстанавливающий орган, ны коммутатор, элемент ИЛИ, элем держки, элемент И, инвертор, так генератор, обеспечивающие исклю возможности накопления сбоев в пр работы устройства, 1 ил,что сбои в блоке памя ги полностью нарушают алгоритмы функционирования,Известно избыточно-кодированное синхронное дискретное устройство, содержащее комбинационный блок, блок памяти и восстанавливающий орган, которое позволяет скорректировать часть сбоев (3).По своей технической сущности и достигаемому положительному эффекту это устройство является наиболее близким к изобретению. Недостатком известного устройства является то, что в его блоке памяти могут накапливаться сбои в интервалах между синхронизирующими сигналами, Это, в свою очередь, нарушает процесс восстановления информации восстанавливающим органом и снижает устойчивость к1786487 10 ган, вход которого связан с выходом блока памяти, а выход - с одним из входов комбинациойного блока, другой вход которого является информационным входом устройства, а один из выходов - информационным выходом устройства, снабженного также тактовым входом, введены коммутатор,.элемент ИЛИ, элемент задержки, элемент И, инвертор й тактовый генератор, выход которого подключен к одному из вхо-. дов элемента И, другой вход которого через инвертор связан с тактовым входом устройства, а выход - с одним из входов элемента ИЛИ, другой вход которого через элемент задержки подсоединен к тактовому входу устройства, а выход - к синхронизирующему входу блока памяти, вход начальной установки которого является входом начальной установки устройства, а информационный вход соединен с выходом коммутатора, первый и второй информационные входы которого подключены, соответственно ко второму выходу комбинационного блока и к выходу восстанавливающего органа, а управляющий вход коммутатора соединен с тактовым входом устройства,На чертеже представлена блок-схема дискретного устройства.Устройство содержит комбинационный блок 1, блок 2 памяти, восстанавливающий орган 3, коммутатор 4, тактовый генератор 5, элемент ИЛИ 6, элемент 7 задержки, инвертор 8, элемент И 9, вход 10, выход 11, тактовый вход 12 и установочный вход 13.Вход 10 и выход 11 соединены соответственно с первым входом и выходом комбинационного блока 1. Выход блока 2 памяти через восстанавливающий орган 3 связан со вторым входом комбинационного блока 1 и первым входом коммутатора 4, выход которого соединен с информационным входом блока 2 памяти. Второй выход комбинационного блока 1 соединен со вторым входом коммутатора 4. Вход 13 соединен с установочным входом блока 2 памяти. Тактовый вход 12 через элемент 7 задержки связан с первым входом элемента ИЛИ 6 и через инвертор 8- с первым входом элемента И 9, выход которого соединен со вторым входом элемента ИЛИ 6, выход которого соединен с синхронизирующим входом блока 2 памяти, Управляющий вход коммутатора 4 соединен с входом 12. Выход тактового генератора 5 соединен со вторым входом элемента И 9,Перед началом работы устройство прйводится в исходное состояние сигналом по входу 13,4При поступлении тактовых сигналов а вход 12 устройство производит преобразование входной информации в выходную. Результатом преобразования является код на выходе 11. При этом в режиме переключения передний фронт тактового сигнала сначала переключает коммутатор 4 в режим пропускания сигналов с выхода блока 1, а затем, через время, необходимое для уствновления переходных процессов, на син- ронизирующий вход блока 2, который производит запоминание входной информации. В статическом режиме коммутатор 4 пропускает информацию с выхода восста навливающего органа 3. При этом последЬвательность импульсов с генератора 5 поступает на синхронизирующий вход блока 2, осуществляя в нем непрерывное подтверждение информации 20 Ввиду того, что восстановленное оргвном 3 состояние непрерывно вводится в блок 2, производится активное многокрагное исправление сбоев в течение периода тактовой частоты. Для надежной работы ус тройства требуется обеспечить 1 ГЛт где б, 1 тактовая частота и частота тактЬ- вого генератора 5. Блок 2 памяти является регистром с шиной начальной установкии шиной синхронизации. Разрядность регист ра соответствует длине йзбыточного кода, который используется в данном дискретнсм устройстве, Восстанавливающий орган 3 является схемой комбинационного типа, котЬ- рая осуществляет преобразованИе 35 избыточного кода с блока 2 памяти,.содержащего ошибки, в исправленный код. Например, если избыточный код является кодом с повторением, то восстанавливаЬ- щий орган осуществляет покомпонентное 40 голосование входной информации, Коммутатор 4 представляет собой набор уйравляемых ячеек, выполняющ х функцию Г=АВ+АВ, гдеА-управляющ й вход; В,В - соответствующие информац онные входы.,Комбинационный блок 1 реализует лргические функции выходов и переходов уст- ройства и может быть выделен в любкой конкретной реализации дискретного уст ройства,Сравнивая работу данного устройства с известным, можно отметить, что устойчвость к сбоям данного устройства выше виду того, что оно исключает возможнос ь 55 накопления сбоев в процессе работы,Устройство может быть эффективно иЬ пользовано при построении цифровых ситем, работавших в условиях повышенн х помех. Особенно это относится к устройс,- вам с большой скважностью синхрониэируаказ 248 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раущская наб., 4/5 оизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина,ющих сигналов, например, таких, как счетчики низкочастотных импульсов.Формула изобретенияДискретное устройство, содержащее комбинационный блок, блок памяти и вос станавливающий орган, вход которого связан с выходом блока памяти, а выход - с . одним из входов комбинационного блока, другой вход которого является информационным входом устройства, а один из выхо дов - информационным выходом устройства, снабженного также тактовым входом, о т л и ч а ю щ е е с я тем, что, с целью повышения устойчивости к сбоям, в него введены коммутатор, элемент ИЛИ, 15 элемент задержки, элемент И, инвертор и тактовый генератор, выход которого подключен к одному из входов элемента И, другой вход которого через инвертор связан . с тактовым входом устройства, а выход - с одним из входов элемента ИЛИ, другой вход которого через элемент задержки подсоединен к тактовому входу устройства, а выход - к синхронизирующему входу блока памяти, вход начальной установки которого является входом начальной установки устройства, а информационный вход соединен с выходом коммутатора, первый и второй информационные входы которого подключены соответственно к второму выходу комбинационного блока и выходу восстанавливающего органа, а управляющий вход коммутатора соединен с тактовым входом устройства.