Демодулятор фазоманипулированных сигналов

(5)5 27 2 ГОСУДАРСТВЕЙ 1 ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЬГГИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ ательскийко К АВТОРСКОМУ СВИДЕТЕЛЬСТ 1 (21) 4833803/09 (22) 01.06.90 (46) 15,07.92, Бюл, Ф 46 (71) Ростовский научно-исследов ийститут радиосвязи (72) Б.М,Боташев и Н.Г,Пархомен (53) 62 1394,6 (088.8) (56) Авторское свидетельство ССС Ь 1679648, кл, Н 04 . 27/221989 (64) ДЕМОДУЛЯТОР ФАЗОМАНИ ВАННЫК СИГНАЛОВ4(57) Изобретение относится к радиотехнике Целью является ускорение вхождения в синхронизм. Для достижения цели введены фильтры 16 и 17 нижних частот, компараторы 18 и 19, 0-тригге р 20; ключ 21, интегратор 22, которые позволяют обеспечить определение знака частотной расстройки и быстрое вхождение в синхрониэм, особенно при случайных срывах синхронизации, когда расстройка частоты сигнала, как правило; невелика, а поиск производится во всей зоне неопределенйбстипо частоте. 1 ил.Изобретение относится к радиотехнике Сигнал Я 0 ь через коммутатор 9, фильтри может быть использовано в аппаратуре петли ФАПЧ 12 и сумматор 13 поступает насистем связи с фазовой манипуляцией. вход управляемого генератора 14 и замыкаЦель изобретения - ускорение вхожде- ет петлю фазовой синхронизации, обеспения демодулятора в синхроиизм, 5 чивая р=Ьйй- О.На чертеже приведена функциональная При кратности фазовой манипуляции,схема предлагаемого демодулятора. равной 1, величина М в выражении (4) приДемодулятор содержит фазовые детек- нимает значение 2, в этом случае выражеторы 1 и 2, фильтры 3 и 4 нижних частот ние(4) принимает вид:(ФНЧ), решающие блоки 5 и 6, в блоков 10 Зи = соз (2 Ьв 1), (5)формирования сигнала слежения и.опозна- Ясн = з 1 п(2 Ьвс),вания (БФССО) 7, коммутаторы 8 и 9, ФНЧ Эти сигналы, через коммутаторы 8 и 910, пороговый блок 11, фильтр 12, сумматор поступают на входы, соответственно ФНЧ13, управляемый генератор 14, фазовраща и 17, в которых производится подавлениетель 15, ФНЧ 16 и 17;компараторы 18 и 19, 15 внеполосного шума для обесйечения наО-триггер 20, ключ 21 и интегратор 22. дежной работы компараторов 18 и 19, приДемодулятор работает следующим об- этом полоса пропускания ФНЧ 16 и 17 должна быть достаточно широкой для пропуВходной М-позиционный ФМ сигнал скания сигналасчастотой 2 Ьви вместеможно представить в виде . 20 с тем достаточно узкой для надежного по+2 лК давления аддитивного шума.Зех=соз(шос+ М ) . (1) Положим со )вг, что соответствуетгде оъ - несущая частота сигнала; положительной расстройке частоты ЬвО,М - количество позиций ФМ; причем величина частотной расстройки преК - целое число, выбираемое из множе вышает полосу захвата петли ФАПЧ. В этомства (1,2М) в соответствии с передавае- . случае сигналы, соответствующие выражемыми информационными символами. нию (5), через ФНЧ 16 и 17 поступают наОпорные колебания на вторых входах вход компараторов 18 и 19, где преобразуфазовых детекторов 1 и 2 имеют вид, соот- ются в импульсы прямоугольной формы со. ветственно;30 структурой "Меандр". СигналЗо поступаетЗоп 1 = 2 соз сог т: (2) на тактовый вход О-триггера 20, при этомЯ 0 п 2-2 з 1 п в с, запись информации в триггер осуществлягде вг - собственная частота управляемого ется по положительному перепаду импульсас выхода компаратора 19, что соответствуетВ этом случае сигналы на выходах ФНЧ 35 2 Ьсо 1 = 2 йп, где и - целое число. При этом13 и 4 имеют вид соответственно: сигнал Зи в выражении(5) принимает значе 2 жК 3, ние, равное 1, посколькусоз 2 йп =1, ЭтотЯ 1 = соз( М + Ьв) . ( ) сигнал, после преобразования в компарато 2 ж К ре 18 в сигнал высокого логического уровня,Яа з 1 п ( - + Ь 1) . 40 записывается в О-триггер 20.где Ьв =в 0 - в - расстройка частоты ге- Одновременно сигнал Зц поступает навход ФНЧ 10, где выделяется постояннаяБФССО 7 формирует на своих выходах составляющая сигнала биений, равная нусигналы, фазы которых удвоены по сравне- лю, Этот сигнал поступает на вход порогонию с фазами сигналов на входах БФССО 7. 45 вого устройства 11, в котором установленСледовательно; еигнэлы на первом и порог, равный 1/2, Поскольку постоянная.,втором выходах 1-го БФССО 7 имеют вид, составляющая сигнала Зи не превышает уссоответственно. тановленный порог, то на выходе пороговогоустройства 11 формируется сигнал низкого2+1 К 50 логического уровня, открывающий ключ 21.Зи" соз( +2 Ьа 1), (4) При этом сигнал высокого уровня с выходаО-триггера 20, через ключ 21, поступает наМЯсц - з 1 п (+ 21 Ьт). вход интегратора 22, выходное напряжениеМ которого начинает нарастать, вызывая, черезИэ выражений(4) видно, что при кратно сумматор 13, увеличение частоты управлявсти фазовой манипуляции, равной 1, (что со мого генератора 14. После того, как расстройответствует числу позиций ФМ 2), сигналыка по частоте станет меньше полосы захвата,на первом и втором выходах 1-,го БФССО 7 петля ФАПЧ перейдет в синхронное состояне имеют составляющей; связанной с мани- ние, при котором 1 р = Ьв = О. При этом, какпуляцией фазы.1748278 Составитель Б.БоташевТехред М.Моргентал Корректор А,Осаупенко Редактор Н.Шитев Заказ 2512 ТиражПодписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 Ц 1 видно иэ выражения (5). сигнал Ян принимает значение 1 и, через ФНЧ 10, поступает в,.пороговое устройство 11, где превышает установленный порог, равный 1/2, и на выхо-,де порогового устройства 11 формируется 5сигнал высокого логического уровня, размыкающий ключ 21, При этом в интеграторе22 хранится напряжение, накопленное завремя, пока ключ 21 был замкнут,При йъ (м, что соответствует отрицательной расстройке частоты ЛвО, выражение (5) принимает видЯи = соз (-2Ь вс) = соз (2Ь а 1), (6)Яа = зп (-2 Лж т) = - зп (2 Ламот).Положительному перепаду сигнала на 15тактовом входе О-триггера 20 соответствуетзначение аргумента в выражении для Зоьравное 2 1 Ьв с = (2 п + 1) л. При этомсигнал Яп принимает значение -1. Послепреобразования сигнала Яв в прямоугольные импульсы компаратором 18 сигнал низкого логического уровня записывается в0-триггер 20, и через замкнутый ключ 21поступает на вход интегратора 22, напряжение на выходе которого начинает убывать, 25Это напряжение, через сумматор 13 поступает на вход управляемого генератора 14,вызывая уменьшение его частоты.Предлагаемый демодулятор обеспечивает определение знака частотной расстройки и быстрое вхождение в синх,ронизм. При первоначальном вхождении всинхронизм, если положить, что ожидаемаячастота сигнала равномерно распределенав диапазоне неопределенности, демодулятор обеспечивает сокращение временивхождения в синхронизм в два раза, поскольку поиск производится только в половине полосы неопределенности,Более существенный выигрыш достигается при случайном срыве синхронизации,так как в этом случае частотная расстройка,как правило, невелика,Формула изобретения 45 Демодулятор фазоманипулированных сигналов, содержащий первый и второй детекторы, первые входы которых являются входом демодулятора. выход первого фазо 50 вого детектора через первый фильтр нижних частот соединен с входом первого решающего блока, выход которого является первым выходом демодулятора, выход второго фазового детектора через второй фильтр нижних частот соединен с входом второго решающего блока, выход которого является вторым выходом демодулятора, выход первого фильтра нижних частот соединен с первым входом первого блока формирования сигнала слежения и опознавания, второй вход которого соединен с выходом второго фильтра нижних частот, ".рвый и второй выходы 1-го блока формирования сигнала слежения и опознавания соединейы соответственно с первым и вторым входами (+1)-го блока формирования сигнала слежения и опознования (где = 1,2 т), первые и вторые выходы всех блоков формирования сигнала слежения и опознавания соединены соответственно с входами первого и второго коммутаторов, управляющие входы которых являются управляющим входом демодулятора, выход, первого коммутатора через третий фильтр нижних частот соединен с входом порогового блока, выход второго коммутатора через фильтр соединен с первым входом сумматора, выход которого через управляемый гене ратор соединен с вторым входом первого фазового детектора и входом фазовращателя, выход которого соединен с вторым входом второго фазового детектора, о т л и ч а ющ и й с я тем, что, с целью ускорения вхождения в синхронизм, введены последовательно соединенные четвертый фильтр нижних частот и первый компаратор, последовательно соединенные пятый фильтр нижних частот и второй компаратор, после-.довательно соединенные О-триггер, ключ и интегратор, причем выход первого коммутатора соединен с входом четвертого фильтра нижних частот, выход второго коммутатора. соединен с входом пятого фильтра нижних частот, выходы первого и второго компараторов соединены с входами Р-триггера, выход интегратора соединен с вторым входом сумматора, второй вход ключа соединен с выходом порогового блока.