Измерительный преобразователь отношений двух сигналов

29 19) (11) СПУБЛ 6 01 й 19/10 ЕТЕНИ АВТОРСКОМ ЛЬСТ лектрони ство СССР72,.ство СССР М986,4 Од СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ И(71) Институт радиофизикиАН АрмССР(56) Авторское свидетел432402, кл, 6 01 В 19/04, 19Авторское свидетел1396074, кл. 6 01 й 19/10,(54) ИЗМ ТЕЛЬ ОТ (57) Испол значений ширениеф гается пр множител интеграто источника 11, форми содержит формиро ЕРИТЕЛЬНЫЙ ПРЕОБРАЗОВАНОШЕНИЙ ДВУХ СИГНАЛОВ ьзование; измерение квазипиковых сигналов, Сущность изобретения; расункциональных возможностей достиименением переключателей 1, 2, 3, ьного блока 5, дифференцирующего ра 7, блока выборки и хранения 8, опорного напряжения 9, генератора рователя импульсов 12. Устройство также переключатель 4, квадратор 6, ватель модуля 10, 1 ил,Изобретение относится к информационно-измерительной технике и предназначено для измерения квазип иковых значений сигналов,Цель изобретения - расширение функциональных возможностей за счет введения новых элементов и связей получения двух новых функционалов.Структурная схема измерительного преобразователя отношений двух сигналов приведена на чертеже,Преобразователь содержит четыре переключателя 1-4, причем последовательно соединены двухпозиционный переключатель 1, множительный блок 5, квадратор 6, двухпозиционн ые переключатели 4 и 2 дифференциальный интегратор 7 и блок выборки и хранения 8, выход которого является выходом преобразователя и одновременно по линии обратной связи поступает на первый неподвижный контакт переключателя 1, второй неподвижный контакт последнего является первым входом преобразователя. Второй вход преобразователя подключен к первому неподвижному контакту двухпозиционного переключателя 3, второй неподвижный контакт которого соединен с выходом источника опорного напряжения 9, а переключающий контакт - с входом формирователя модуля 10, выход последнего соединен с вторым входом множительного блока 5. Управляющие входы переключателей 1-4 и вход формирователя импульсов 12 соединены с выходом тактового генератора 11, а выход формирователя импульсов 12 - с управляющим входом блока выборки и хранения 8,Для удобства изложения порядка работы преобразователя условимся называть положение переключателей, при котором переключающий контакт замкнут с первым неподвижным контактом, верхним или исходным положением, а когда со вторым неподвижным контактом - нижним положением,При измерении квазипиковых значений сигнала О(т) он поступает на оба входа устройства.Устройство работает следующим образом,В первом такте переключатели 1-4 переводятся в нижнее положение, При этом переключатель 1 подключает на первый вход множительного блока 5 напряжение входного сигнала О(т), переключатель 3 подключает выход источника опорного напряжения 9 к входу формирователя модуля 10, с выхода которого опорное напряжение Ооп поступает на второй вход множительного блока 5. 5 10 15 20 25 30 35 40 45 50 55 На выходе последнего появляется напряжениеО му 1=О(т) О оп (1) которое поступает на вход квадратора 6, в результате на его выходе образуется напряжениеОкв 1=О (т) Ооп. (2)Это напряжение через переключатель 2 поступает на один из входов дифференциального интегратора 7 (предположим, на вход "+").Производится интегрирование поступившего напряжения в течение длительного импульса тактового генератора 11, и напряжение на выходе интегратора становится равным Оп 1= - )О О (1) Ооп) С 3 т,(3) где т - постоянная времени дифференциального интегратора 7;Т - длительность импульсов тактового генератора 11.По спаду тактового импульса формирователь 12 выдает короткий импульс на управляющий вход блока выборки и хранения 8, и производится запись напряжения с выхода дифференциального интегратора 7.Во втором также (в паузе между импульсами тактового генератора) переключатели 1-4 находятся в исходном (верхнем) положении, Переключатель 1 подключает на первый вход множительного блока 5 напря- ЖЕНИЕ Ои 1 С ВЫХОда бЛОКа ВЫбарКИ И ХраНЕ- ния 8, переключатель 3 подключает к входу формирователя модуля 10 напряжение, поступающее на второй вход преобразователя (в рассматриваемом случае О(с. На выходе множительного блока 5 появляется напряжениеОму 2=Ои 1/О(т), (4) которое через переключатели 4 и 2 поступает на второй вход (вход "-") дифференциального интегратора 7, Производится интегрирование поступившего напряжения в течение времени Т, в результате чего выходное напряжение дифференциального интегратора 7 в конце второго такта оказывается равнымОи 2==) (О(1)Оап) - Ои 1)О(1 й . (5)В третьем такте повторяются действия, осуществляемые в первом такте. В результате на выходе дифференциального интегратора 7 появляется напряжение Оиз=3 О(1)Ооп) бт -1734029 Т- Х, Ои 1 О (с) бс (6)Далее описанная выше итерационная процедура может быть продолжена неограниченное количество раз. При этом и-ое напряжение интегратора определяется из выражения:1 г- ,Х, ОО а= 1= - Х ОипО(1), Й. (7)Учитывая, что в каждом цикле интегрирования величины постоянны, получим- ,Го ОбсОип=Ооп(8)Т 0 Составитель И, Башкаев Редактор Ю. Середа Техред М.Моргентал Корректор О.КравцоваЗаказ 1667 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Из (8) следует, что Оип является оценкой квазипикового значения Окп сигнала О(т).Кроме отмеченного квазипикового значения Окп сигнала О(т), предлагаемое устройство позволяет измерять функционалы более общего вида. Так при подаче на вход 1 сигнала Оф), а на вход 2 сигнала О 2(т) на основании (8) получим- ОйОип=О оп=(9)тоО )дОчевидно, что во всех рассмотренных режимах, так же, как и в прототипе, благодаря использованию итерационной коррекции систематические погрешности блоков (исключая источник опорного напряжения 9) полностью корректируются; что обеспечивает высокую точность преобразования предлагаемого устройства.Вместе с тем, в отличие от прототипа 2 функциональные возможности изобретения существенно расширены (получено 2 новых функционала) введением переключателя 4, квадратора 6 и формирователя модуля 10, к точности которых не предьявляются высокие требования, что позволяет использовать простые и надежные схемные решения. При измерении периодических напряжений в диапазоне частот, очевидно, необходимо осуществлять выбор времени усреднения. С 5 10 15 20 25 30 35 40 45 50 этой целью в схеме тактового генератора 11 предусмотрена возможность изменения длительности импульсов Т и периода их следования,Формула изобретения Измерительный преобразователь отношений двух сигналов, содержащий три переключателя, множительный блок, дифференциальный интегратор, блок выборки и хранения, источник, опорного напряжения, тактовый генератор и формирователь импульсов, второй неподвижный контакт первого переключателя соединен с первым входом преобразователя, подвижный контакт первого переключателя соединен с первым входом множительного блока, неподвижные контакты второго переключателя соединены с двумя входами дифференциального интегратора, второй неподвижный контакт третьего переключателя соединен с выходом источника опорного напряжения, управляющие входы первого, второго и третьего переключателей и вход формирователя импульсов соединены с выходом тактового генератора, отли ча ющий ся тем, что, с целью расширения функциональных возможностей эа счет обеспечения измерения квазипиковых значений сигналов, в него введены четвертый переключатель, квадратор и формирователь модуля, вход которого соединен с подвижным контактом третьего переключателя, а выход - с вторым входом множительного блока, выход которого соединен с первым неподвижным контактом четвертого переключателя и входом квадратора, выход которого соединен с вторым неподвижным контактом четвертого переключателя, подвижный контакт которого соединен с подвижным контактом второго переключателя, а управляющий вход соединен с выходом тактового генератора, выход блока выборки и хранения является выходом преобразователя и соединен с первым неподвижным контактом первого переключателя, второй вход преобразователя соединен с первым неподвижным контактом третьего переключателя, выход дифференциального интегратора соединен с входом блока выборки и хранения, выход формирователя импульсов соединен с управляющим входом блока выборки и хранения,