Выходной узел тестера

.Ашмар ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГННТ СССР К АВТОРСКОМУ СВИДЕТ(56) Авторское свидетельство СССР 940090, кл, С 01 К 31/28, 1982Авторское свиретельство СССРГ 1311425, кл. С 01 К 31/28, 198(54) ВЫХОДНОЙ УЗЕЛ ТЕСТЕРЛ(57) Изобретение относится к конрольно-измерительной технике .и и назначено для контроля логическихэлементов. Цель изобретения - повышение достоверности контроля - достигается за счет возможности выявления несанкционированного появлениявысокоимпедансного состояния на выходе контролируемого блока, Выходной узел тестера содержит буферныйэлемент 1 с тремя состояниями, контактирующий элемент 2, резистор 3,блок 4 сравнения, триггер .5, входные шины 610, элемент ИЛИ 11,инвертирующий буферный элемент 12с тремя состояниями, выходную шину 13, 1 ил.323 01 51015 30 5 40 45 3 17Изобретение относится к контрольно-измерительной технике и прерназначено для контроля логических блоков.Цель изобретения - повышение достоверности контроля за счет обеспечения воэможности выявления несанкционированного появления высокоимпедансного состояния на выходе контролируемого логического блока.На чертеже представлена функциональная схема выходного узла тес"тера,Выходной. узел тестера содержитбуферный элемент 1 с тремя состояниями, контактирующий элемент 2, резистор 3, блок 4 сравнения, триггер5, входные шины 6 - 10, элемент ИЛИ11 и инвертирующий буферный элемент12 с тремя состояниями, выходную шину 13 с соответствующими связями,Выходной узел тестера работаетследующим образом.Если контактирующий элемент 2 соединяется с выходом проверяемого устройства, то на шину Я подается "1",При этом "1" с шины 8 поступает наодин из входов элемента ИЛИ 1, устанавливая его выходе, "1", котораяс выхода элемента ИЛИ 11 поступаетна управляющий вход буферного элемента 1 с тремя состояниями, и переводит его в третье состояние. Нашину 9, вход блока 4 сравнения, информационные входы буферных элементов 1 и 12 подается уровень напряжения эталонной выходной реакции, Таккак буферный элемент 1 находится втретьем состоянии, он не влияет нарезультат контроля, На выходе инвертирующего буферного элемента 12 появляется сигнал, противоположныйожидаемому на контактирующем элементе 2, и благодаря наличию резистора3 нагружает небольшим токам выходконтролируемого блока, При равенстве сигналов на входах блока 4 сравнения (на шине 9 и контактирующемэлементе 2), на его выходе устанавливается "0", а при входных сигналахс разными уровнями напряжения - "1",Результат сравнения коммутируетсяна информационный вход триггера 5уровнем логической "1" с шины 10стробирования и переписывается втриггер 5 задним фронтом синхронизирующего импульса, При появлении наконтактирующем элементе 2 высоко 4импедансного состояния на вход блока 4 сравнения поступает сигнал, инверсный поступающему на его второй вход, и на его выходе появляется уровень напряжения - Ч".Если контактирующий элемент 2 соединяется с входом проверяемого устройства, то на шину 8 подается "0". Затем на шине 9 устанавливают уровень сигнала ("0" или "1"), который нужно задать на входе контролируемого устройства. При этом в момент смены информации на шины 9 и 10 подается импульс с низким уровнем напряжения. С шины 1 О стробирующиеимпульсы устанавливают на входе блока 4 сравнения "0", независимо отсоотношения сравниваемых сигналов наего входах. Сигнал логического "0"с выхода блока 4 сравнения поступает на первый вход элемента ИЛИ 11и, так как на его втором входе "0",на выходе элемента ИЛИ 11, устанавливается "О", поступающий на управляющие входы буферных элементов 1 и 2, .Таким образом,инвертирующий буфернь 1 й элемент 12 переходит в третье состояние, а буферный элемент 1 переходит в активное состояние и на его выходе появляется сигнал (с шины 9), который необходимо подать на входной контакт проверяемого устройства, При этом на первый и второй входы блока 4 сравнения поступают одноименные сигналы с информационного входа и выхода буферного элемента 1, Через определенное время, когра сигналы на вхоре буферного элемента 1 и контактирующего элемента 2 имеют устойчивое значение "0, на имеют устойчивое значение 0", на шине 10 устанавливается "1", коммутируя результат сравнения на информационный вход триггера 5, Результат сравнения переписывается задним фронтом синхронизирующего импульса в триггер 5, При этом результат срав нения - "0" сигнализирует о отсутствии перегрузки буферного элемента 1.Если же во вхорной цепи проверяемого устройства имеются короткие замыкания .на шины питания или имеются не-.исправные элементы, способные вызвать перегрузку буферного элемента 1,то при перегрузке послернего не будут равны между собой сигналы напервом и втором входах блока 4 срав5 173 йения, В результате на выходе блока сравнения устанавливается "1", которая транслируется через вход элемента ИЛИ 11 на управляющие входы буферных элементов 1 и 12, переводя буферный элемент 1 в третье состоя" ние, инвертирующий буферный элемент 12 в активное, уровень сигнала на выходе которого совпадает с сигналом на контактном элементе 2 и не приводит к перегрузке инвертирующего буферного элемента, Время нахождения буферного элемента 1 в перегруженном состоянии определяется суммарным временем. переключения блока ч сравнения по входу синхронизации и элемента ИЛИ 11, "1" с выхода блока ч сравнения переписывается в триггер 5, При этом "1" на выходе триггера 5 сигнализирует о наличии во входной цепи неисправных элементов,2301 бблока сравнения, выход которого соединен с информационным входом триггера, синхронизирующий и установочный входы которого соединены соответственно с первым и вторым входамивыходного узла тестера, третий вхолвыходного узла тестера соединен спервым входом элемента ИЛИ, второй 10 вход которого соединен с выходом блока сравнения, а выход - с управляющим входом буферного элемента с тремя состояниями, информационный входкоторого соединен с четвертым входомвыходного узла тестера и вторым входом блока сравнения, стробирующийвход которого соединен с пятым входом выходного узла тестера, о т л ич а ю щ и й с я тем, что, с целью 20 повышения достоверности контроля, внего введены резистор и инвертирующий буферныйэлемент с ремя состояниями, вход которого соединен с информационным входом буферного элемен та с тремя состояниями, управляющийвход с выходом элемента ИЛИ, выход спервым выводом резистора, второй вывод которого соединен с выходом буферного элемента с тремя состояниями. ф о р м у л аи э о б р е т е н и я Выходной узел тестера, содержащий буферный элемент, с тремя состояниями, выход которого соединен с контактирующим элементом и первым входом Составитель А,КорооковТехред М,дидык : Корректор С,йекмар Редактор А,Козориэ Заказ 1581 Тираж ПодписноВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,103