Устройство для преобразования бинарных сигналов

(5 САНИЕ ИЗОБРЕТЕНИЯ ическии институт ычев, Ю А. Аналого-цифМ.: Энергоиздат,ство СССР М СО С).1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ БИНАРНЫХ СИГНАЛОВ(57) Изобретение относится к измерительной технике и предназначено для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую. Цель изобретения - повышение помехоустойчивости. Для этого в устройство введЕ- ны и-разрядный преобразователь 1 прямого параллельного двоичного кода в параллельный код Грея и и-разрядный преобразователь 3 параллельного кода Грея в прямой параллельный двоичныйкод, соединенные между собой через и включенных параллельно мажоритарных преобразователей 2, 2 ил.1721810 55 Изобретение относится к измерительной технике и может быть использовано для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую. 5Целью изобретения является повышение помехоустойчивости.На фиг,1 представлена блок-схема устройства; на фиг,2 - схема включения устройства в тракт преобразования аналоговых 10 сигналов в цифровые.Устройство для преобразования бинарных сигналов содержит и-разрядный преобразователь 1 прямого параллельного двоичного кода в параллельный код Грея, 15 включенные параллельно и мажоритарных преобразователей 2, и-разрядный преобразователь 3 параллельного кода Грея в прямой параллельный двоичный код, входные и 20 выходные шины, шину тактовых импульсов, Входные шины соединены с входами преобразователя 1 прямого параллельного двоичного кода в параллельный код Грея, выходы которого соединены с информационными 25 входами соответствующих мажоритарных преобразователей 2, соединенных своими тактовыми входами с шиной тактовых импульсов. Выходы всех мажоритарных преобразователей 2 соединены с соответствующими 30 входами преобразователя 3 параллельного кода Грея в прямой параллельный двоичный код, выходы которого соединены с выходными шинами.Устройство для преобразования бинар ных сигналов работает следующим образом.На все и входов преобразователя 1 прямого параллельного двоичного кода в параллельный код Грея с входных шин Хп,Х 1 40 поступают бинарные импульсы, представляющие собой прямой параллельный двоичный код. С выходов преобразователя 1 прямого параллельного двоичного кода в параллельный код Грея сигналы поступают 45 на информационные входы соответствующих мажоритарных преобразователей 2, осуществляющих подавление помех. С выходов и мажоритарных преобразователей 2 сигналы поступают на соответствующие 50 входы преобразователя 3 параллельного кода Грея в прямой параллельный двоичный код, где формируются выходные бинарные импульсы, которые подают на выходные шины УУ. На тактовые входы всех мажо- ритарных преобразователей 2 с шины Т тактовых импульсов синхронно с входными импульсами поступают тактовые импульсы с периодом, равным длительности такта, управляющие их работой.Один из способов включения устройства для преобразования бинарных сигналов в тракт преобразования аналоговых сигналов в цифровые приведен на фиг,2. Этот тракт включает в себя датчик 4, аналогоцифровой преобразователь 5, устройство 6 для преобразования бинарных сигналов, устройство 7 цифровой обработки сигналов.Если в сигнале присутствуют разряды, на которые помехи не влияют, то их можно не подвергать преобразованию данным устройством. Для обеспечения синхронности разрядов выходного сигнала в указанные старшие разряды необходимо ввести элементы задержки на один такт,Использование устройства для преобразования бинарных сигналов позволяет повысить помехоустойчивость преобразования и тем самым улучшить качество измеряемой информации,Формула изобретения Устройство для преобразования бинарных сигналов, содержащее и мажоритарных преобразователей бинарных импульсов, тактовые входы которых соединены с шиной тактовых импульсов, входные и выходные шины параллельного двоичного кода,о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены и-разрядный преобразователь параллельного кода Грея в прямой параллельный двоичный код и п-разрядный преобразователь прямого параллельного двоичного кода в параллельный код Грея, входы и выходы которого соединены соответственно с входными шинами параллельного двоичного кода и с информационными входами мажоритарных преобразователей бинарных импульсов, выходы которых через п-разрядный преобразователь параллельного кода Грея в прямой параллельный двоичный код соединены с выходными шинами параллельного двоичного кода,1721810 2 2 3 4 4 оставитель А,Тырсихред М.Моргентал едактор О.Хрипта орректор чи Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 1 Заказ 964 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5