Схема управления жидкокристаллическим экраном

(51) 5 ИЯШЛПШйд ЕИ И Е К АВТОРСКОМ Л У ронной т Д.В М 8, р.р.4-10,ез,1986, М 8,Иэобрете числительной формировани ки, строчной р осигналз матр Целью из ние надежносОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Московский институт эленики(56) ЯАЕ Тесп, Рар, Яег, 1985,1 ЕЕЕ Тгапз, Еес 1 гоп Оечср,р.1218 - 1221.ние относится к цифровои вытехнике и предназначено для я сигналов кадровой развертазвертки и коммутации видеичного ЖК-экрана.обретения является повышети устройства. На фиг,1 и 2 представлены соответственно схема управления экраном и блоксхема одного разряда регистра сдвига с блоком самотестирования.Схема управления ЖК-экраном содержит матричный накопитель 1 в виде запоминающей транзисторной матрицы, регистры 2 сдвига первой и второй групп, состоящие из разрядов 3, блок 4 самотестирования, формирователи 5 кадровой развертки, формирователи 6 строчной развертки, вход 7 разрешения самотестирования, одновибратор 8, первый выход 9 разряда регистра 2, ВЯ-триггер 10, первый ключ 11, информационный вход 12 разряда 3, первый выход 13 блока тестирования, второй ключ 14, схему(54) СХЕМА УПРАВЛЕНИЯ ЖИДКОКРИСТАЛЛИЧЕСКИМ ЭКРАНОМ(57) Изобретение относится к цифровой вычислительной технике и предназначено , для формирования сигналов кадровой развертки, строчной развертки и коммутации видеосигнала матричного ЖК-экрана, Целью изобретения является повышение надежности устройства. Цель достигается тем, что регистры сдвига первой и второй групп содержат блоки самотестирования с соответствующими связями с другими блоками, 2 ил. И 15, второй выход 16 разряда регистра 3, второй выход 17 блока тестирования,При отсутствии дефектов в разрядах 3 регистра 2 сдвига в исходном состгчнии записаны "0". Подачей на сход 12 в первый разряд 3 регистра 2 записывается "1". При этом уровень "1" появляется на выходе 16 разряда 3 регистра 2, активизируя соответствующие формирователи 5 и 6.При последующих тактах подачи "1" на вход 12 первого разряда регистра 3 "1" будет поочередно появляться на одном из разрядов регистра сдвига. Сканирование вертикальных и горизонтальных регистров 2 сдвига происходит с разной частотой (полное сканирование горизонтального регистра сдвига завершается за один такт сканирования вертикального регистра 2 сдвига, Таким образом осуществляется последовательный перебор всех элементов матричного накопителя 1.При отсутствии блоков 4 самотестирования возможно появление дефекта залипания "0" или "1" в одном из разрядсврегистра 2, в результате чего последующиеисправные разряды 3 регистра 2 не будутфункционировать. Для исключения последствий "залипания" предназначен блок 4.Блок 4 самотестирования работает следующим образом.Перед началом работы схемы на вход 7подаетс импульс положительной полярности, устанавливающий ВЯ-триггер 10 в состояние "1". "О" с инверсного выходаВЯ-триггера 10 запрещается прохождение,информации через второй ключ 14(последо ватальный выход 9 разряда регистра 3 отключается от входа 12 следующего разрядарегистра 3) и схема И 15 устанавливается всостояние "0" информация с параллельноговыхода 16 разряда регистра 3 не проходитна вход формирователя 5 или 6), т,е. выход16 разряда регистра 3 отключен от входафсрмирователя 5 или 6), "1" с прямого выхода ВЯ-триггера 10 открывает первый ключ., подключая тем самым вход 12 разряда; регистра 3 (т.е, выход 13 первого ключа 11предыдущего разряда) к входу 12 следующего разряда регистра 3,После этого на вход 12 первого разряда3 регистра 2 сдвига поступает сигнал запуска, Поскольку в блоках 4 всех разрядов 3регистра 2 сдвига первые ключи 11 открыты,этот сигнал поступает одновременно навходы 12 всех разрядов 3 регистра.Р том случае, если разряд 3 регистраисправен, на его выходе 9 тоже появляетсяимпульс. Фронт этогоимпульса запускаетодновибратор 8, который формирует им, пульс сброса, устанавливающий ВЯ-триггер10 в состояние "О". При этом первый ключ11 закрывается, а второй ключ 14 открь вается, т.е. информация с последовательноговыхода 9 разряда 3 регистра через второйключ 14 поступает на вход 12 следующегоразряда 3 регистра, а информация с выхода16 разряда 3 регистра через схему И 15поступает на вход формирователя 5 или 6.В противном случае, т,е, если разряд 3регистра неисправен (залипание "0" или"1"), на выходе 9 разряда 3 регистра импульса не будет и ВЯ-триггер 10 останется всостоянии "1". Зто означает, что как выход9 так и выход 16 неисправного разряда 3регистра будут отключены от остальной схемы, а информация, приходящая на вход 12,поступает через открытый первый ключ 11 ивыход 13 на вход 12 следующего разряда 3регистра в обход данного неисправногоразряда 3 регистра,10 15 20 25 35 40 45 50 55 Таким образом, введение блока самотестирования позволяет исключить групповые отказы при появлении одиночных дефектов, что приводит к повышению надежности устройства. Формула изобретения Схема управления жидкокристаллическим экраном, содержащая матричный накопитель, формирователи строчной и кадровой развертки, выходы которых соедииены соответственно с первой и второй группами адресных входов матричного накопителя, первую и вторую группы регистров сдвига, информационные входы которых являются информационными входами схемы управления жидкокристаллическимэкраном,отличающаяся тем,что, с целью повышения надежности схемы управления жидкокристаллическим экраном, регистры сдвига первой и второй групп содержат блоки самотестирования, первый, второй и третий информационные входы блока самотестирования соединены соответственно с информационным входом, первым и вторым выходами соответствующего разряда регистра сдвига, входы установки тестирования блоков самотестирования обьединены и образуют вход установки тестирования схемы управления жидкокристаллическим экраном, первый и второй выходы блоков самотестирования соединены соответственно с адресными входами формирователей кадровой и строчной развертки и информационным входом следующего разряда регистра сдвига, блок самотестирования состоит из одновибратора, ВЯ-триггера, вход сброса которого соединен с выходом одновибратора, первого и второго ключей, входы разрешения которых соединены соответственно с инверсным и прямым выходами ВЯ-триггера, выходы первого и второго ключей объединены и образуют второй выход блока самотестирования, схему И, первый выход которой соединен с входом разрешения второго ключа, информационный вход второго ключа с.оединен с информационным входом одновибратора, второй вход первого ключа, второй вход второго ключа, вход установки ВЯ-триггера, второй вход и выход схемы И образуют соответственно первый, второй и третий информационные входы, вход установки тестирования и первый выход блока самотестирования.1695390 Составитель Б,ВенковТехред М.Моргентал орректор, О Кравцова ежнина едакт Заказ 4167 Тираж Подписное ВНИИОИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 одственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 10