Пересчетное устройство

(5)5 Н 03 К 21/1 ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СБИДЕТЕЛЬСВУ(54) ПЕРЕСЧЕТНОЕ УСТРОЙСТВ зобретение от е и может быт устройствах ко же в измерите ексах. Целью рение функци Устройство сод 2, О-триггер 3. мент ИЛИ 6, вх(56) Авторское свидетельство СССР(57) И техни ровых а так компл расши стей. гистр 5, зле 1 ил. осится к импульсной использовано в цифнтроля и управления, льно-вычислительных зобретения является ональных возможноержит счетчик 1, ре- О-три.гер 4, инвертор оды 7,8 и 9, выход 10.Изобретение относится к импульсной.технике и может быть использовано в цифровых устройствах контроля и управления,а также в измерительно-вычислительныхкомплексах.Целью изобретения является расширение функциональных воэможностей путемобеспечения фиксации сброса и последовательного считывания кодов на выходы регистра,На чертеже представлена структурнаясхема предлагаемого устройства.Пересчетное устройство содержит счетчик 1, регистр 2, первый 3 и второй 4 триггеры, инвертор 5, элемент ИЛИ 6, тактовый 7,первый 8 и второй 9 управляющие. входыпересчетного устройства и выходы 10 пересчетного устройства.Вход 7 соединен с входом 9 четчика 1,тактовым входом триггера 4 и входом инвертора 5, Выход инвертора 5 подключен к тактовому входу триггера 3, Вход 8 подключенк информационному входу триггера 3 и входу элемента ИЛИ б, Выход триггера 3 соединен с входом сброса триггера 4, вторымвходом элемента ИЛИ 6 и тактовым входомрегистра 2.Выходы регистра 2 подключены к выходам 10, вход сброса - к выходу элементаИЛИ б, информационные входы - к выходусчетчика 1, Вход 9 подключен к инфорМационному входу триггера 4, инверсный выходкоторого подключен к входу сброса триггера 3.Устройствот работает следующим образом.Срабатывание триггеров 3 и 4, счетчика. 1 и регистра 2 осуществляется по перепадам с нулевого уровня на единичный импульсов. В исходном состоянии в регистре2 и выходах 10 - нулевая информация, которая удерживается нулевым уровнем выходаэлемента ИЛИ б, Триггеры 3 и 4 находятсяв нулевом состоянии. Нулевой уровень выхода триггера 3 удерживает триггер 4 в нулевом состоянии, при этом единичныйуровень инверсного выхода триггера 4 неоказывает воздействия на триггер 3,На входе 8 входные сигналы отсутствуют (нулевой уровень). На входе 7 присутствуют импульсы тактовой частоты, например, типа "меандр", которые инвертируются инвертором 5, Счетчик 1 просчитывает тактовые импульсы и на своих выходах формирует двоичные коды чисел, На входе 8 при этом входные импульсы отсутствуют, На входе 9 задается в зависимости от режима считывания нулевой или единичный уровень. 5 10 15 20 25 30 35 40 45 50 55 Пусть, например, на входе 9 присутствует нулевой уровень. При поступлении входного сигнала на вход 8, минимальная длительность которого должна быть не менее периода тактовых импульсов входа 7, происходит по концу ближайшего тактового импул ьса с рабаты ван ия триггера 3.При поступлении входного сигнала на вход 8 с входа сброса регистра 2 снимается потенциал сброса. При срабатывании триггера 3 на его выходе появляется перепад с нулевого уровня на единичный, по которому в регистр 2 переписывается выходной код числа счетчика 1, который поступает на выходы 10, где код сохраняется до конца действия входного сигнала входа 8,При снятии входного сигнала по концу тактового импульса триггер 3 возвращается в исходное состояние, В результате чего нулевой уровень выхода триггера 3, пройдя элемент ИЛИ б, осуществляет установку регистра 2 в нулевое состояние.Очередной входной сигнал повторяет процесс считывания кода с выходов счетчика 1 на регистр.2 и выходы 10. В этом режиме независимо от длительности входного сигнала, кроме минимальной, на выходах 10 считывается значение только одного кода. При задании на вход 9 единичного уровня; по входному сигналу входа 8 триггер 3 по концу ближайшего тактового импульса входа 7 устанавливается в единичное состояние. Регистр 2 считывает код с выходов счетчика 1 на выходы 10,По следующему первому тактовому импульсу триггер 4 устанавливается в единичное состояние. Нулевой уровень инверсного выхода триггера 4 возвращает триггер 3 в исходное состояние, по которому триггер 4 также возвращается в начальное состояние. По концу первого тактового импульса триггер 3 снова устанавливается в единичное состояние, а регистр 2 считывает следующий очередной код на выходы 10.Считывание кодов осуществляется до тех пор,пока на входе 8 присутствует входной сигнал, По концу входного сигнала устройство аналогично описанному возвращается в исходное состояние. На выходах 10 коды чисел счетчика 1 выдерживаются на время периода тактовых импульсов. Количество выделяемых на выходах 10 кодов зависит от длительности входных сигналов входа 8.Ф о р м у л а. и з о б р е т е н и я Пересчетное устройство. содержащее счетчик. регистр, первый и второй О-триггеры, инвертор, выход которого соединен с прямым динамическим входом первого О- триггера, прямой выход которого соединен1661992 Техред М.Моргентал Корректор Е.Лончакова Редактор Е.Папп Заказ 2136 Тираж; Подписное ВНИИПИ Государственного комитета по изобретениям и,открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат."Патент", г, Ужгород, ул.Гагарина, 101 с тактовым входом регистра, информационные входы которого соединены с информационными выходами счетчика, прямой динамический счетный вход которого соединен с входом инвертора, прямым динами ческим тактовым входом второго О-триггера и является тактовым входом пересчетного устройства, а О-вход первого О-триггера является первым управляющим входом пере- счетного устройства, о т л и ч а ю щ е е с я 10 тем, что, с целью расширения функциональных возможностей путем обеспечения фиксации сброса и последовательного считывания кодов на выходьг регистра, прямой выход первого О-триггера соединен с инверсным входом сброса второго О-триггера, инверсный выход которого соединен с инверсным входом сброса первого О-триггера, О-вход второго О-триггера является вторым управляющим входом устройства. а первый управляющий вход пересчетного устройства и прямой выход первого О- триггера соединены с входами элемента ИЛИ, выход которого соединен с инверсным входом сброса регистра.