Устройство для уменьшения пульсаций постоянного тока

(51)5 Н 02 М 1/14 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ 2 итут алиглажи , с,135 билиза , с,16, ЕНИЯ техниивн ых ееВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Киевский политехнический иним.50-летия Великой Октябрьской состической революции(54) УСТРОЙСТВО ДЛЯ УМЕНЬШПУЛЬСАЦИЙ ПОСТОЯННОГО ТОКА(57)Изобретение относится к электрке и может быть использовано в ак Я 21658320 А 1 сглаживающих фильтрах источников вторичного электропитания, Цель изобретения улучшение массогабаритных показателей. Устройство позволяет уменьшить мощность рассеивания на транзисторах 1,4-9, образующих совместно с резисторами 10-17 буферный каскад, Это достигается эа счет использования буферных управляемых резистивно-транзисторных цепей, составленных из укаэанных выше элементов, позволяющих перераспределять мощности рассеивания с силовых транзисторов на более теплостойкие реэистивные элементы, допустимый уровень перегрева у которых значительно выше, чем у транзисторов, 1 з.п, ф-лы, 1 ил.Изобретение относится к электротехнике и может быть использовано в активных сглаживающих фильтрах источников вторичного электропитания.Цель изобретения - улучшение массогабаритных показателей.Нэ чертеже приведена принципиальная схема устройства для уменьшения пульсаций постоянного тока.Устройство содержит последовательный фильтрующий транзистор 1, коллектор которого соединен с одним из входных выводов для подключения питающей сети, эмиттер через управляемый буферный каскад (ячейку) связан с одним из выходных выводов для подключения нагрузки, а база подключена к выводу схемы 2 управления (например, к инвертируемому усилителю) и к входному делителю 3 напряжения, состоящему иэ двух последовательно включенных резисторов. Буферный каскад состоит по крайней мере из двух резистивно-транзисторных управляемых ячеек, каждая иэ которых выполнена по схеме, состоящей из первого 4(5), второго 6(7) и третьего 8(9) буферных транзисторов. Коллектор каждого из первых буферных транзисторов через последовательную цепочку из резисторов (например, тугоплавких пленочных) 10, 11 и 12, 13 соединен с коллектором фильтрующего транзистора 1, Кроме того, коллекторы вторых транзисторов 6,7 через соответствующие резисторы 14 и 15 подключены совместно с коллекторами соответствующих третьих буферных транзисторов 8, 9 к точке соединения резисторов 10, 11 и 12, 13. Эмиттеры буферных транзисторов 6, 7 через резисторы 16, 17 обратной связи соединены с выходным выводом.Устройство работает следующим образом.Принцип деиствия устроиства основан на том, что при увеличении тока нагрузки падение напряжения на переходе коллектор-база буферных транзисторов 4-9 уменьшается и при дальнейшем увеличении тока нагрузки становится равным нулю, а затем меняет знак, т,е. рабочая точка буферных транзисторов переходит из активной области вольт-амперных характеристик в область насыщения, Процесс повторяется до тех пор, пока рабочая точка всех буферных транзисторов поочередно не перейдет в режим насыщения,При этом на фильтрующем транзисторе 1 (при максимальном токе нагрузки) рассеивается незначительная мощность, определяемая необходимым током, достаточным для поддержания фильтрующего транзистора в линейном режиме, Следовательно, приранзисторе 6 Р 1 б макс 0 где О бэт 4 - падение напр де база-эмиттер транзис В 14 - СОпрОтивлЕниЕ этом если буферная ячей ферных цепей, то макси рассеивания на п 1-м траняжения тора 4; резист ка соде мальная зистор перехора 14, прижит п 1 бумощность составит Р Тп, макс транзистор Т 1 макс - 81 количество - количест В 11/4 и п 1 ячеек;во буферных звень гд че Таким образ ройства позв оженная схема ительно уменьм, пре яет эн 5 10 15 20 25 30 использовании буферных реэистивно-транзисторнЬ 1 х цепей мощность рассеивания на буферных транзисторах 4 - 9 значительно уменьшается, большая часть ее перераспределяется на буферные резисторы 10-15 (например, тугоплавкие толстопленочные), которые имеют большую допустимую температуру и малые габариты и массу.Транзисторы 4, 6 и 5,7 буферных ячеек при максимальном расчетном токе нагрузки полностью переходят в режим насыщения, а транзисторы 8 и 9 должны работать вблизи режима насыщения (благодаря резисторам 10 - 15). При этом практически весь ток нагрузки проходит через буферные транзисторы 4-9, а через транзистор 1 протекает ток, который в несколько раз меньше, по сравнению с токами, протекающими по транзисторам 8 и 9.Учитывая то обстоятельство, что процессы, происходящие в буферных ячейках идентичны, - достаточно рассмотреть одну из буферных ячеек, например, иэ транзистора 1, транзисторов 4, 6, 8 и резисторов 10, 11, 14, Анализ распределения электрической энергии по буферным транзисторам 4, 6, 8, 1 на экстремум в этой ячейке показывает, что максимальная мощность рассеивания на транзисторах 1, 4, 6, 8 определяется следующими выражениями: на транзисторе 4Оок Р Т 4 макс -1 где О ок - падение напряжения на буферномкаскаде;В 1 о, В 11 - сопротивление резисторов 10.1 а транзисторе 8Оок - п 1 Обэ Та ) ТВ макс 4 В1658320 шить суммарную мощность рассеивания на силовых транзисторах и перераспределить ее на более теплостойкие резистивные элементы, допустимыЯ уровень перегрева у которых значительно выше. Составитель А, КирилловТехред М.Моргентал Корректор А. Осауленко Редактор А. Мотыль Заказ 1720 Тираж 394 Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Формула изобретения 1. Устройство для уменьшения пульсаций постоянного тока, содержащее вход- ноЯ, выходной и общий выводы для подключения соответственно источника входного напряжения постоянного тока и нагрузки, первый фильтрующий транзистор, первую буферную ячейку с входным и выходным выводами, подключенными к одноименным выводам устроЯства, а также управляющим выводом, состоящую из второго и третьего транзисторов и первого и второго резисторов, входноЯ делитель напряжения, состоящий из последовательно включенных третьего и четвертого резисторов, свободные концы которых подключены к входному и общему выводам, а их точка соединения подключена к базовому выводу первого транзистора, и схему управления, причем коллекторный вывод второго транзистора соединен с выводом первого резистора, эмиттерный вывод этого транзистора подключен к выводу второго резистора, свободный вывод которого соединен с базовым выводом второго и эмиттерным выводом третьего транзисторов, о т л и ч а ю щ е е с я тем, что, с целью улучшения массогабаритных показателей, в состав буферной ячейки дополнительно введены пятый и шестой резисторы и четвертый транзистор, базовый 5 вывод которого соединен с управляющимвыводом буферноЯ ячейки, а его эмиттерный вывод подключен к базовому выводу третьего транзистора, один из выводов пятого и шестого резисторов и коллекторныЯ 10 вывод четвертого транзистора соединенымежду собоЯ и подключены к свободному выводу первого резистора, а свободные выводы пятого и шестого резисторов подключены соответственно к входному выводу 15 буферной ячейки и коллекторному выводувторого транзистора, эмиттерный вывод которого соединен с выходным выводом буферной ячейки, управляющий вывод которой подключен к эмиттерному выводу 20 первого транзистора, коллекторный выводкоторого соединен с входным выводом, причем схема управления выполнена с входным, выходным и общим выводами, подключенными соответственно к входно му, общему и базовому выводам первоготранзистора.2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что дополнительно введена по меньшей мере одна буферная ячейка, вход ной, выходной и управляющий выводы которой соединены с одноименными выводами основной буферной ячейки.