N-разрядный буферный регистр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 56597 А 1 1)5 О 11 С 19/00 ОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТОТКРЫТИЯМ(56) Шило В.Л. Попул росхемы. - М.: Радио рис.1.45.Аналоговые и циф микросхемы. - М.: Рад рис.422. рные цифровые мики связь, 1987, с, 67,овые интегральные и связь, 1984, с.210,й элемент 18 на транзиий вход 19, шину 20 питапереключател ьн ы сторе, управляющ ния, информацио регистра,Регистр рабо нный вход 21 и выход 22 ает следующим образом.ааавй К АВТОРСКОМУ СВИДЕТЕЛЬСТВ Изобретение относится к и нформационно-измерительной и вычислительной технике и может быть использовано для записи и хранения цифровой информации в интерфейсных буферных устройствах.Цель изобретения - упрощение регистНа фиг.1 представлена функциональнаясхема регистра; на фиг,2 - электрическаясхема ключевого элемента.й-разрядный регистр содержит О-триггеры 1, каждый из которых включает первый2 и второй 3 элементы, ИЛИ - НЕ, элемент И. 4 и ключевой элемент 5, буферные ключи 6,элемент И - НЕ 7. элемент И 8 регистра навходе, информационные входы 9 регистра,вход 10 выборки кристалла регистра, вход11 выбора режима регистра, входы 12 и 13стробирования и установки нуля регистра,информационные выходы 14 регистра, шину15 выдачи данных регистра,Элемент 5 включает в себя ограничительный элемент 16 на диоде Шоттки,токозадающий элемент 17 на резисторе,(54) й-РАЗРЯДНЫЙ БУФЕРНЫЙ РЕГИСТР (57) Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано для записи и хранения информации в интерфейсных буферных устройствах. Цель изобретения - упрощение регистра. Это достигается за счет сокращения схемы управления до двух логических элементов, в его 0-триггерах цепи передачи информации и обратной связи выполнены коммутируемыми, для чего в каждый из триггеров в цепь передачи информации введен элемент И 4, а в цепь обратной связи - ключевой элемент 5, выход которого управляет элементом И 4, 2 ил. В исходном состоянии отсутствие сигналов а В ыборка кристалла" (В К) и Выбор режима (ВР), когда ВКи ВРна входах 10 и 11, на выходе элемента 7 устанавливается 1, разрешающая по входу 19 включение элементов 5, замыкающих цепь обратной связи в триггерах с выхода элемента ИЛИ - НЕ 3 на входы элемента 2 и элемента 4, на выходе элемента 8 устанавливается "0", запрещающий по шине 15 (ВД) и вторым входам буферных ключей 6 выдачу данных с триггеров на выходы 14 регистра.Если состояние триггера аО", то поступающая с выхода включенного элемента 5 "1", хотя и разрешает передачу через элемент 4 входной информации с О-входа на элемент 2, но одновременно удерживает (блокирует) этот элемент в нулевом состоя 1656597нии, поэтому состояние триггера является устойчивым.Если состояние триггера "1", то поступающий с выхода элемента 5 "0" запрещает (блокирует) по второму входу элемента 4 поступление через него информации на элемент 2, поэтому и в этом случае состояние триггера является устойчивым,Следовательно, при В К-О(В Р-Х) включена обратная связь в триггерах, регистр находится в режиме хранения записанной информации, что можно отобразить записью:ХР=ВКВыдача информации из регистра черезключи происходит при подаче на входы 10 и12 единичных сигналов "Выборка кристалла" и "Строб считывания" в отсутствие сиг,нала "Выбор режима" на входе 11, т.е. приВК=1, С=1 и БР=О,В этом случае на выходе элемента 7сохраняется "1" (так как ВР=О)., которая под,держивает элемент 5 во включенном состоянии, а на выходе элемента Я (и шине ВД)устанавливается "1", так как на всех еговходах присутствуют "1". Поэтому буферные ключи б открываются и информация стриггеров поступает на выходы 14 регистра,Следовательно, выдача данных с регистра описывается формулой:ВД=ВКС д ВР,Запись информации в регистр происходит при подаче на входы 10 и 11 сигналовВК=1 и ВР=1 (С=Х), При этом срабатываетэлемент 7 и на его выходе устанавливается"О", который выключает элемент 5 по входу19 элемента 5 во всех триггерах и блокируетчерез элемент 8 по шине 15 и управляющимвходам буферных ключей 6 поступление через них информации с триггеров на выходырегистра.Элемент 18 закрывается (фиг,2) и на выходе последнего прекращает действоватькакой-либо потенциал (разрыв цепи обратной связи), нулевой или единичный, что соответствует подаче разрешения на входыэлементов 4 и 2 и их деблокирование. Поэтому сигнал 21, воздействуя через элемент4. устанавливает элементы и в соответствиисо своим значением в состояние "01" или"10", т.е. в триггер передается входная информация, После окончания сигнала ВР поего отрицательному фронту элемент 7 переходит в состояние "1" при котором включается элемент 5 (закрывается диод 16Шоттки) и на его выходе появляется "О" или"1", поступающие на входы элементов 4 и 2,т,е. включится цепь обратной связи в триг гере, его состояние фиксируется и изменения информации на входе не могут это состояние изменить,Таким образом, буферный регистр имеет более простую схему управления, обеспечивающую многорежимность работы, а его О-триггеры с коммутируемыми цепями передачи информации и обратной связи имеют более высокое быстродействие, что обеспечивает высокое быстродействие регистра в целом. 15 20 25 ЗО 35 40 45 50 55 Формула изобретения К-разрядный буферный регистр (И=1,п), содержащий элемент И - НЕ, первый вход которого является входом выборки кристалла регистра, О-триггеры, буферные ключи, выходы которых являются информационными выходами регистра, информационные входы О-триггеров являются информационными входами регистра, выходы О-триггеров подключены соответственно к информационным входам соответствующих буферных ключей, управляющие входы которых обьединены и подключены к шине выдачи данных регистра. каждый О-триггер Й-го разряда выполнен на двух элементах ИЛИ-НЕ, причем выход первого элемента ИЛИ-НЕ подключен к первому входу второго элемента ИЛИ-НЕ и информационному входу буферного ключа этого же разряда, о т л и ч а ю щ и й с я тем, что, с целью упрощения регистра, в него введен элемент И, а в каждый М-разряд регистра элемент И и ключевой элемент, выход которого подключен к первым входам элемента И и первого элемента ИЛИ - НЕ этого же разряда. второй вход первого элемента ИЛИ-НЕ подключен к выходу элемента И того же разряда, второй вход которого подключен к ийформационному входу О-триггера того же, разряда, выход второго элемента ИЛИ-НЕ подключен к информационному входу ключевого элемента того же разряда,управляющие входы ключевых элементов О- триггеров всех разрядов объединены и подключены к выход элемента И-НЕ и первому входу элемента И регистра, второй вход которого является входом стробирования регистра, а третий вход подключен к входу выборки кристалла регистра, второй. вход элемента И - НЕ является входом выборки режима регистра, вторые входы вторых элементов ИЛИ-НЕ всех разрядов объединены и являются входом установки нуля регистра, шина выдачи данных регистра подключена к выходу элемента И регистра,1656597 У 7 б Составитель А. ЕршоваРедактор Л. Пчолинская Техред М.Моргентал М. Шарош Корр оиэводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 аказ 2055 Тираж 352 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКН 113035, Москва, Ж, Раушская наб 4/5