Устройство для исправления ошибок

(5 ГОС ПО И ПРИ РСТВЕННРЕТЕНИЯМНТ СССР НОМИТЕТ (ЛНРМТИЯ ОПИСАНИЕ ИЭОБРЕТЕНИИ АВТОРСКОМ.Ф СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР369567, кл. 6 06 Р 11/08, 1970,Авторское свидетельство СССР842820, кл. С 06 Р 11/08, 1979, (54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи данных. Цель изобретения - повышение быстродействия устройства. Устройство содержит группу 4 8-разрядных регистров, на которые записывается информа ционное слово, разбитое на и групп по 8 разрядов. Контрольные разряды контролируемого слова записываются на регистры группы 5, причем в первый ре гистр группы записывается контрольный код всего слова .по модулю К = 2 б, ав остальные регистры - контрольныекоды групп по модулю Кс К. Код, содержащийся в регистрах группы 4, сво-.рачивается группой 8 блоков сверткипо модулю и результат сравниваетсяна блоках сравнения группы 12. Узел7 свертки по модулю формирует разность между принятым и вновь образованным обобщенным контрольным разрядом информационного слова. Выходы блоков сравнения группы 12 определяют номер регистра группы 4, где произошлоискажение информации. С помощью коммутаторов группы 9 выбирается код сэтого регистра и исправляется на сум- сматоре 10 путем сложения с результатомна выходе узла 7. Затем выход результата сумматора 10 с помощью коммутатора группы 11 записывается иа регистр Сгруппы 4, где была искаженная информация. г, ил.20 Информационное слово разбивается на п групп по Я разрядов в каждой (Я определяет максимальную кратность обнаруживаемых ошибок) и записывается 30 на группу 4 информационных регистров. Контроль всего информационного слова осуществляется по модулю К = 2 . Обоб 8 ценный контрольный разряд определяется по формуле 35К 1ггА)К,С; ) К,1=где О(, - код -и 8-разрядной группы, рассматриваемый как некоторое число;С- весовой коэффициент х-йгруппы (принимается равнымединице);К - модуль контроля; 45с Х - остаток от деления числа Хна модуль К.При вознйкновении ошибки в одной из групп 0( число А превращается в А и между остатками г(А) и г(А) раз ница составляет 101Если место ошибки известно, то ее исправление легко осуществитАь, так как К, - С , + АЫ) ) к отгада гС =СМ 1 -Ак к Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано в системах передачи данных,5Цель изобретения - повышение быст.родействия устройства.На чертеже дана функциональнаясхема устройства,Устройство имеет группу 1 информационных входов устройства, вход 2обобщенного контрольного разряда устройства, группу 3 входов частных контрольных разрядов устройства, группу4 информационных регистров, группу 5 15регистров контрольных разрядов. устройства, первый блок 6 памяти, узел 7свертки по модулю, группу 8 блоковсвертки по модулю, первую группу 9коммутаторов, сумматор 10, вторуюгруппу 11 коммутаторов, группу 12блоков сравнения, элемент ИЛИ 13, второй блок 14 памяти, группу 15 информационных выходов и выход 1 б признакаконтроля. 25 для определения места возникновенияошибки используются частные контрольные разряды Й(р( ) для каждой группыразрядов, представляющие собой сверткуэтой группы разрядов по модулюК, С К,11 ервый блок б памяти осуществляетформирование величины В=К-г(А), Группа8 блоков по модулю формирует остаткипо модулю Кот содержимого регистров группы 4.Второй блок 14 памяти формируетпризнак контроля, означающий возможность правильного декодирования. Нулевое значение сигнала на выходе блока14 формируется при нулевых значенияхсигналов на выходах блоков сравнениягруппы 12 и элемента ИЛИ 13, а такжепри наличии единичного сигнала навыходе элемента ИЛИ 13 и одного изблоков сравнения группы 12. Это означает правильную коррекцию ошибки,Устройство работает следующим об)азом.На входы регистров групп 4 и 5поступает подлежащее исправлению число, Его информационная часть наступа ет на входы блоков б свертки по модулю группы, где формируются частныеконтрольные признаки для каждойизфиксированных групп, Эта информациясравнивается с помощью блоков сравнения группы 12 с частными контрольными признаками, хранящимися в регистрах группы 5, в результате чего навыходах этих блоков формируются сигналы, соответствующие:. единичномууровню для тех блоков сравнения группы 12, где ошибка обнаружена, и нулевому уровню для блоков группы 12, гдеошибка не обнаружена. Кроме того, информация числа с регистров группы 4поступает на входы узласвертки помодулю, туда же поступает и инверсное значение (К-г(А контрольногопризнака с первого блока 6 памяти. Врезультате на выходе узла 7 сверткиформируется разность контрольных признаков, равная величине искажения втой группе, номер 1 которой определенс помощью групп 12 блоков сравненияА М = С г й) - г(А) ) К.Этот код поступает на элементИЛИ 13, в котором Формируется единичный сигнал, если обнаружено искажение,или нулевой сигнал, если искажение необнаружено. Кроме того, этот код поступает на второй вход сумматора 10, в165482 Составитель В, ГречневТехред Л,Олийнык Корректор Н, Ревская Редактор О. Головач Заказ 1952 Тираж 41.7 ПодписноеВНИИПИ Государственного комитетапо изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 котором осуществляется коррекция кода группы, выбираемой из информационной части числа соответствующим коммутатором группы 9 по сигналу, сформированному блоком сравнения группы 12. Пс этому сигналу производится запись г соответствующий регистр группы 4 исправленного кода,с выхода сумматора 10 через соответствующий коммутатор группы 11. Сигналы с выхода элемента ИЛИ 13 и с выходов блоков групп 12 используются в блоке 14 памяти для гтения признака возможности или невозможности правильного декодирования устройством подлежащего контролю числа аВ результате работы устройства на регистре группы 4 Формируется скорректированное,число, передаваемое на 20 группу 15 информационных выходов устройства, и признак правильного или неправильного декодирования, формируемый на выходе 16 устройства. Зто дает возможность потребителю принять 25 решение о.возможности или невозможности использования информации погруппе 15 выходов устройства, Причем сигнал неправильного декодирования на выходе 16 устройства Формируется ,только тогда, когда характер искажения исходного числа превышает возможности кода,формула изобретения35 Устройство для исправления ошибок, содержащее группу информационных регистров, группу регистров контрольных разрядов, узел свертки по модулю, сумматор, две группы коммутаторов и группу блоков свертки по модулю, причем информационные входы информационных регистров группы образуют группу информационных входов устройства, информационный вход первого регистра контрольных разрядов группы подключен к входу обобщенного контрольного разряда устройства, информационные входы регистров контрольных разрядов груп 5 6пы обраэуют группу входов частных - контрольных разрядов устройства, выхсды информационных регистров группы соединены с информационными входами соответствующих блоков свертки по модулю группы и информационными входами соответствующих коммутаторов первой группы, выходы коммутатор.в первой группы соединены с первой информационной группой входов сумматора, инФормационные входы коммутаторов второй группы подключены к выходу результата сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два блока памяти, элемент ИЛИ и группа блоков сравнения, причем выходы блоков свертки по моцулю группы соединены с первыми информационными входами блоков сравнения группы, выход первого регистра контрольных разрядов группы соединен с адресным вхс,цом первого блока памяти, выходы регистров контрольных разрядов. группы, начиная с второго, соединены : вторыьа информационными входами соответствующих блоков сравнения группы, выходы несравнения которых соединены с управляющими входами соответствующих коммутаторов первой и второй групп, выходы информационных регистров группы и выход первого блока памяти соединены с соответствующими разрядами информа-. ционного входа узла свертки по модулю группа выходов которого соединена с второй группой информационных входов сумматора и группой входов элемента ИИ, выходы несравнення блоков сравнения группы и выход элемента ИЛИ соединены с соответствующими разрядами адресного входа второго блока памяти, выход которого является выходом признака контроля устройства, выходы информационных регистров группы образуют группу информационных выхсдов устройства, выходы коммутаторов второй группы соединены с информационными входами соответствующих информационных регистров группы.