Устройство объединения асинхронных цифровых сигналов

СОгОЗ СОВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИИ 165318 И 9) Я:621.37(088.8)свидетельство СССР 04 Я 11/04, 1977; вы- ой ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГННТ СССР РСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ОБЪЕДИНЕНИЯ АСИНХРОННЫХ ЦИбРОВИХ СИГНАПОВ(57) Изобретение относится к техникемногоканальной электросвязи. Цельизобретения - уменьшение краевых искажений объединяемых сигналов. Устройство содержит И блоков 1 выделения фронтов, блок 2 памяти адресов,Ю регистров 3, где Н - число мультиплексируемых каналов, счетчик 4 кодавремени, гп ггультиплексоров 5, гдегп - число выходных информационныхразрядов регйстра 3, счетчик 6 адреса. Цель достигается за счет того,что в устройстве момент появленияасинхронного цифрового сигнала (АЦС)фиксируется кодом времени непосредственно в регистре 3, обслуживающемтолько один цифровой канал. Поступающий на регистр 3 АЦС снабжается кодом времени с выхода счетчика 4 вмоменты обнаружения изменения полярности сигнала (1 или О) и с выходарегистра 3 АЦС, и соответствующийеиу код времени через мультиплексоры 5 подается па выход устройства.С помоцью счетчика 6 адреса производится последовательная коммутациясигналов всех регистров 3 на выход.Блок 2 памяти адресов, работающийсинхронно со счетчиком 6 адреса,дает на выход устройства адрес тисходяцей лигги, в которую необходимо направить скомиутированный мультиплексорами 5 в данный момент сигнал. 2 ил.Изобретение относится к техникемногоканальной электросвязи и можетбыть использовано в системах цифровой коммутацииЦель изобретения - уменьшение5краевых искажений объединяемых сигналов.На Фиг.1 представлена структурная электрическая схема устройстваобъединения асинхронных цифровыхсигналов; на фиг.2 - структурнаяэлектрическая схема блока памяти адресов,Устройство объединения асинхронных цифровых сигналов содержит. блоки 1 выделения фронтов, блок 2 памяти адресов, регистры 3, счетчик 4кода времени, мультиплексоры 5,счетчик 6 адреса. Количество регистров 203 и блоков 1 выделения фронтов равно количеству мультиплексируемых каналов, а количество мультиплексоров5 равно количеству информационных выходных разрядов регистров 3. 25Блок 2 памяти адресов содержитблок 2-1 памяти, выходной регистр2-2, схему 2-3 сравнения и схемуИ 2-4.Устройство объединения асинхронных 30цифровых сигналов работает следующимобразом.По входящим линиям связи передаются асинхронные цифровые сигналы,поступающие на первый вход регистров 3 и на первый вход блоков 1 вы 35деления фронтов. Последний выдает навторой вход регистра 3 управляющийсигнал разрешения записи нового кодавремени и кода поступившего сигналав моменты выявления переднего илизаднего фронта входного сигнала,т.е. при изменении знака. Код времени поступает с выхода счетчика 4кода времени. Этот код времени фиксирует момент пос.тупления в регистр3 асинхронного цифрового сигнала.Краевые искажения при этом будут определяться длительностью такта рабо-.ты счетчика 4 кода времени, котораязадается частотой Г, поступающейна вход счетчика 4 кода времени.Далее поступивший асинхронныйцифровой сигнал (1 или О) вместес кодом времени передается параллель"55ным кодом через ш мультиплексоров5 на выход устройства. При этом кодвремени будет сопровождать код сигнала до момента его:выдачи в соответствуюгую исходящую линию связи,При этом общая задержка информациив предлагаемом устройстве и в коммутационной системе всегда будет постоянна и равна циклу работы счетчика 4 кода времени, так как аналогичный счетчик, работающий асинхронно и синфазно со счетчиком 4 кодавремени, установлен в блоках исходящих линий (на чертеже не показаны),Управление работой мультиплексо"ров 5 и блока 2 памяти адресов осуществляет счетчик 6 адреса, который,благодаря синхронизирующей частотеГ ,поступающей па его вход, вырабатывает адреса обслуживаемых входящихлиний связи и их регистров 3 и выдает эти адреса на вторые (управляющие) входы мультиплексоров 5 и блока 2 памяти адресов. При этом соотношение частот Е ч Го должно бытьтаково, что за один такт счетчика 4кода времени все информационные входы мультиплексоров 5 должны бытьпросмотрены.С помощью адресов А входящих линийсвязи, вырабатываемых счетчиком 6 адреса, производится последовательнаяво времени (циклическая) выдача информации из регистров 3 через мультиплексоры 5 на выход устройства, а такжесчитывание ячеек памяти блока 2 памяти адресовв которых записаны адреса исходящих линий связи, скоммутированных с соответствующими входящими линиями, Номера ячеек памяти блока2 памяти адресов закреплены за входящими линиями связи, поэтому с помощью адреса А 1.-й (д = 1, 2 И)входящей линии связи, вырабатываемого счетчиком 6 адреса, осуществляетсяобслуживание -го регистра 3 и 1.-йячейки памяти блока 2 памяти адресов,При этом инФормация из -го регистра3 и адрес исходящей линии связи, которой принадлежит эта информация,считанный из -й .ячейки памяти блока 2 памяти адресов, выдаются параллельным кодом в д-й временной позиции группового тракта,Счетчик 6 адреса вырабатывает кроме адресов А входящих линий связи также и такты записи 6 и чтениялкоторые выдаются в блок 2 памяти адресов. Счетчик 6 адреса имеет 1+1 разрядов, из которых К старших разря"16531 Рореса 6 (см. фиг. 2) записывается на выходной регистр 2-2, на которой информация сохраняется до следующеголгакта чг. дов определяют адрес ячейки памяти блока 2 памяти адресов и один мпадший разряд - триггер вырабатывает со своего правого плеча (нулевого)лг сигнал чтения 6 ч, а с левого - сиг/нал записи ь За одно обращение к блоку 2 памяти адресов производится вначале считывание информации из 1-й ячейки памяти, а затем запись в эту1 О же 1-ю ячейку памяти. Записываемая в ячейке памяти блока 2 памяти адресов информация поступает из устройства управления коммутационной системы (УУ) в сопровождении адреса А ячейки памяти блока 2 памяти адресов и сигнала ОС (см. фиг.2) При этом адрес А иэ устройства управления коммутационной системы и дрес А из счетчика 6 адреса поступают на схему 20 2-3 сравнения. Если дреса одинаковые, то сигналом / =с выхода схемы сравнения 2-3 открывается схема И 2-4, на которую поступают также сигнал С = 1 и такт ь , С помощью тактаосуществляется запись в -ю ячейку блока 2 памяти адресов номера (адреса) исходящей линии связи, который коммутируется с этого момента с 1-й входящей линией. Формула изобретения Устройство объединения асинхронных цифровых сигналов, содержащее И регистров, и первых выходов которых соединены с соответствующими первыми пходаип щ мультиплексоров, вторые входы которых соединены с первым выходом счетчика адреса, а также счетчик кода времени и блок памяти адресов, о т л и ч а ю щ е е с ятеи, что, с целью уменьшения краевыхискажений объединяемых си палов, внего введены И блоков выделения фронтов, первый вход каждого иэ которыхсоединен с первым входои, соответствующего регистра, второй вход каждого из которьм соединен с выходомсоответствующего блока выделенияфронтов, второй вход каждого иэ которых соединен с вторым выходом соответствующего регистра, третий входкаждого из которых соединен с вьмодом счетчика кода времени, а первый,второй и третий выходы счетчика адреса соединены соответственно с первым, вторыи и третьим входами блокапамяти адресов. Считываемая из блока 2 памяти адресов информация с помощью адреса А и такта чтения ьиэ счетчика адЛа УУ г.2 Составитель А.Микуцкийкарева Техред А.Кравчук Корректор Л.Патай актор Т Тираж 394 Подписноеарственного комитета по изобретениям и открьгтиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Заказ ВНИИПИ изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101