Преобразователь кодов из системы остаточных классов в двоичный позиционный код

)5 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИЗОБРЕТЕН ЛЬСТВУ(56) Авторское свидетельство ССМ 813408, кл, Н 03 М 7/18, 1979Авторское свидетельство ССч. 1244797, кл. Н 03 М 7/18, 198(54) ПРЕОБРАЗОВАТЕЛЬ КОДОТЕМЫ ОСТАТОЧНЫХ КЛАССОВНЫЙ ПОЗИЦИОННЫЙ КОД(57) Изобретение относится к выной технике и может быть испоцифровых вычислительных устроперевода чисел, закодированны и Н.П, Ми 8 ИЗ СИС В Д 80 ИЧ числительльзовано в йствах для х в системе ОПИСАНИ К АВТОРСКОМУ СВ остаточных классов (СОК), в двоичную позиционную систему счисления. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается применением метода определения номера интервала числа, представленного в СОК, Преобразователь кодов из системы остаточных классов в двоичный позиционный код содержит группу входных регистров 5, группу дешифраторов 6, группу умножителей 7 унитарного кода на константу, группы элементов И 8, 12 и 13, блок 9 элементов И. блок 10 элементов ИЛИ, сумматор 11, умножитель 14 на константу, распределитель 15 импульсов и дополнительный регистр 16 с соответствующими связями. 1 ил.Изобретение относится к вычислительной технике и может быть использовано вцифровых вычислительных устройствах дляперевода чисел. закодированных в системеостаточных классов, в двоичную позиционную систему счисления.Цель изобретения - сокращение аппаратурных затрат.На чертеже представлена схема преобразователя кодов из системы остаточныхклассов в двоичный позиционный код,Преобразователь содержит с первогопо четвертый тактовые входы 1-4 преобразователя соответственно, группу входныхрегистров 5, группу дешифраторов 6, группуумножителей 7 унитарного кода на константу, первую группу элементов И 8, блок 9элементов И, блок 10 элементов ИЛИ, сумматор 11. вторую и третью группы элементов И 12 и 13 соответственно, умножитель14 на константу, распределитель 15 импульсов, дополнительный регистр 16, группу информационных входов 17 преобразователяи выход 18 преобразователя.На тактовые входы 1-4 преобразователя подается последовательность из четырехнепересекаюгцихся импульсов, При вклочении обратных связей сумматор 11 обеспечивает сложение чисел в двоичном коде повыбранному модулю, а при отключенной обратной связи - обычное сложение, т.е. сложаие поодулю 2, где К - количестводвоичных разрядов в представлении числав позиционной системе счисления.Распределитель 15 импульсов служитдля замыкания или размцкания в нужныймомент цепей обратных связей сумматора11, в которые для этого вводится элемент И,пропускающий соответствующий внутренний перенос по цепи обратной связи сумматора при наличии сигнала с выходараспределителя импульсов, Блок 10 элементов ИЛИ пропускает на входы слагаемыхмноговходового сумматора 11 либо значения с выходов соответствующих умножителей 7 унитарного кода на константу, либо свыходов разрядов умножителя 14 на константу и блока 9 элементов И,Умножители 7 унитарного кода производят умножение входного унитарного кодана константу 1 А и преобразование полученного результата в двоичный код, Умножитель 14 на константу производитумножение на значение Р модуля, по которому определяется интервал, на которомнаходится число,Пусть число А представлено своими остатками (а 1, а 2, , а, ) по основаниям Р 1,РгР. тогда число А можно представить: А = Р 1 д+ агде 1 д - номер интервала;Р - основание СОК.= 1 и;5 и - число оснований:0 а Р; Р =П Р-диапазонНомер интервала находится из выраже 10+ + а - 1 Х 1 1 а Й 1 Р 1 19 Р)где,)1 арщ рФР 4(Р 2)1 а - Р1 д= ррр(Р;) - функция Эйлера; р = - .Р РПреобразователь работает следующим 25 образом.Сигнал с входа 1 поступает на вход запуска распределителя 15 импульсов и считывает информацию, представленную остатками по основаниям системы остаточ ных классов, с регистров 5 группы. Считанная с . регистров 5 информация дешифрируется по каждому основанию на дешифраторах 6 группы и поступает на входы умножителей 7 унитарного кода на кон станту группы, с выходов которых значенияв двоичном коде поступают через блок 10 элементов ИЛИ на соответствующие входы сумматора 11, который выполняет суммирование по модулю Р Р 2Ри формиру 40 ет значение номера интервала, По сигналу свхода 2 полученное произведение поступает через элементы И 12 группы на информационный вход умножителя 14, который умножает значение номера интервала на 45 значение выбранного модуля. По сигналу свхода 3 произведение с выхода умножителя 14 на константу и значение остатка по наибольшему модулю с выхода дополнительного регистра 16 через группу элементов И 8 и 50 блок 9 элементов И соответственно поступают на входы блока 10 элементов ИЛИ. С его выходов значения поступают на входы слагаемых сумматора 11, который выполняет суммирование позиционных кодов, так 55 как обратные связи в нем отключены распределителем 15 импульсов, который заблокирован сигналом с входа 3 преобразователя. По сигналу с входа 4 по1647909 лученное число А через группу элементов И 13 поступает на выход 18 преобразователя,Составитель А,КлюевТехред М.Моргентал Корректор И.Муска Редактор Н.Яцола Заказ 1415 Тираж 466 Подписное 9 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Формула изобретения Преобразователь кодов иэ системы остаточных классов В двоичный позиционный код, содержащий группу входных регистров, группу дешифраторов, группу умножителей унитарного кода на константу, сумматор и умножитель на константу, причем информационные входы группы преобразователя соединены с информационными входами соответствующих входных регистров группы, выходы которых соединены с входами соответствующих дешифраторов группы, выходц которых соединены с входами соответствующих умножителей унитарного кода на константу группы, первый тактовый вход преобразователя соединен с входами разрешения выдачи входных регистров группы, о т л и ч а ю щ и й с я тем, что, с целью сокращения аппаратурных затрат, он содержит с первой по третью группы элементов И, блок элементов И, блок элементов ИЛИ, распределитель импульсое и дополнительный регистр, причем выходы умножителей унитарного кода на константу группы соединены с соответствующими входами первой группы блока элементов ИЛИ. выходы группы которого соединены с входами соответствующих слЪгаемых сумматора, выходы разрядов выхода которого соединены с первыми входами соответствующих элементов И второй и третьей групп, выходц элементов И второй группы соединены с входами разрядов информационного входа умножителя на константу, 5 выходы разрядов выхода которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых и выход блока элементов И соединены соответственно с входами разрядов первого 10 и с вторым входами второй группы блокаэлементов ИЛИ, выходстаршего входного регистра группы соединен с информационным входом дополнительного регистра, выход которого соединен с первым входом 15 блока элементов И, выходц элементов Итретьей группы являются выходами разрядов выхода преобразователя, выход распределителя импульсов соединен с входом. Задания режима сумматора, первый и вто рой тактовые входы преобразователя соединены соответственно с входом запуска распределителя импульсов и с вторыми входами элементов И второй группы. третий тактовый вход преобразователя соединен с 25 входом разрешения выдачи умножителя наконстанту, с входом блокировки распределителя импульсов, с вторыми входами элементов И первой группы, с вторым входом блока элементов И и с входом разрешения 30 выдачи дополнительного регистра, четвертый тактовый вход преобразователя соединен с вторыми входами элементов И третьей группы.